低温漂cmos振荡器电路的制作方法
【专利摘要】本发明公开了一种低温漂CMOS振荡器电路，比较器双阈值的控制实现低温漂CMOS振荡器电路，可自动监控比较器延迟时间随温度变化，降低CMOS振荡器的温漂。电路结构简单，温漂低，工艺可移植性强。
【专利说明】低温漂CMOS振荡器电路
【技术领域】
[0001]本发明涉及一种模拟集成电路技术，尤其是一种减小CMOS振荡器的振荡频率随温度变化的技术。
【背景技术】
[0002]近年来，对于作为电子产品复杂功能来源的电子组件微型化要求已扩展至振荡器，激发了对超小型振荡器的研究。石英晶振输出的时钟频率拥有良好的温度和电压稳定性,但其成本高,体积大,不利于系统集成。基于标准的数字CMOS工艺实现片上时钟振荡器，可以缩小系统体积、降低功耗、提高抗干扰能力、增加可靠性和使用的灵活性等优点，具有及其重要的实际意义。
[0003]目前，采用CMOS工艺实现振荡器的难点是振荡频率易随温度、电源和工艺变化。虞晓凡，林分平《一种带温度和工艺补偿的片上时钟振荡器》，采用开关电容阵列补偿工艺偏差对振荡频率的影响，但增加了电路的面积及控制端。该电路同时采用片上LDO稳压源给整个振荡器供电，增加了系统的功耗和设计复杂度；中国专利“一种具有温度和工艺自补偿特性的CMOS松弛振荡(CN103701411A)提出了一种不随工艺变化的低温漂基准电流和基准电压的方法对振荡频率进行补偿，但此方法忽略了比较器延迟时间随温度变化的非线性对振荡频率的影响。
【发明内容】
[0004]本发明所要解决的技术问题是提供一种低温漂CMOS振荡器电路，通过脉冲发生和F-V (频率一电压)转化取样输出频率反馈控制比较器的阈值电压，进而自动监控比较器延迟时间随温度变化，降低CMOS振荡器的温漂。
[0005]为解决上述技术问题，本发明提供一种低温漂CMOS振荡器电路，其特征是，第一电阻、第二电阻、第三电阻依次串联后，第三电阻的末端接地，第一电阻的始端接电源VDD;第一电阻、第二电阻的共连点A连接至运算放大器的正向输入端，运算放大器的反向输入端经第四电阻连接至比较器的正向输入端，运算放大器的输出端经第一开关连接至比较器的反向输入端；第二电阻、第三电阻的共连点经第二开关连接至比较器的反向输入端；
[0006]比较器的正向输入端经第六电阻与NMOS管的漏极连接，同时还经第五电阻与PMOS管的漏极连接；NM0S管的源极接地，栅极接至第二反相器的输出端；PM0S管的源极连接至电源，栅极连接至第二反相器的输出端；比较器的输出端经一触发电路正反馈输出振荡时钟CLK。
[0007]所述第一运算放大器的输出端C经第一电容反馈连接至第一运算放大器的反向输入端。
[0008]所述比较器的正向输入端与同时经第二电容接地。
[0009]所述触发电路由第一反相器、第二反相器、第一或非门和第二或非门构成；第一反相器的输入端、第一或非门的第一输入端共连到比较器的输出端，第一反相器的输出端连接至第二或非门的第二输入端，第二或非门的输出端连接至第二或非门的第二输入端，第一或非门的输出端连接至第二或非门的第一输入端；第一或非门的输出端同时连接至第二反相器的输入端，第二反相器的输出端输出振荡时钟CLK。
[0010]本发明所达到的有益效果:
[0011]本发明通过脉冲发生和频率一电压实现了片上CMOS振荡器的低温漂，电路结构简单，温漂低，工艺可移植性强。
【专利附图】
【附图说明】
[0012]图1是本发明CMOS振荡器电路；
[0013]图2(a)是B点和P(CLK)的波形(温度变化导致比较器延迟时间的增加)；
[0014]图2(b)是B点和P(CLK)的波形(温度变化导致比较器延迟时间的减小)。
【具体实施方式】
[0015]下面结合附图对本发明作进一步描述。以下实施例仅用于更加清楚地说明本发明的技术方案，而不能以此来限制本发明的保护范围。
[0016]1.电路结构
[0017]本发明实施例1如图1、图2(a)、图2(b)所示，它是基于比较器双阈值的控制实现。
[0018]电阻R1、R2、R3依次串联后，电阻R3的末端接地，电阻Rl的始端接电源VDD，电阻Rl、R2的共连点A连接至运算放大器Al的正向输入端，运算放大器Al的输出端C经电容Cl连接至运算放大器Al的反向输入端，同时，运算放大器Al的反向输入端经电阻R4连接至比较器A2的正向输入端B，运算放大器Al的输出端C经开关Kl连接至比较器A2的反向输入端。电阻R2、R3的共连点D经开关K2连接至比较器A2的反向输入端。
[0019]比较器A2的正向输入端B与经电容C2接地，同时经电阻R6与NMOS管Ml的漏极连接，同时还经电阻R5与PMOS管M2的漏极连接；NM0S管Ml的源极接地，栅极接至反相器INV2的输出端P。PMOS管M2的源极连接至电源VDD，栅极连接至反相器INV2的输出端P。比较器A2的输出端分别与反相器INVl的输入端、或非门NORl的第一输入端连接,反相器INVl的输出端连接至或非门N0R2的第二输入端，或非门N0R2的输出端连接至或非门NORl的第二输入端，或非门NORl的输出端连接至或非门N0R2的第一输入端。或非门NORl的输出端同时连接至反相器INV2的输入端，反相器INV2的输出端P输出振荡时钟CLK。
[0020]电阻R5和电容C2决定充电时间，电阻R6和电容C2决定放电时间。
[0021]比较器A2的双阈值电压分别为VT+ = VC, VT- = VD，且VT+>VT_。
[0022]振荡时钟CLK为低，开关Kl导通，开关K2断开；振荡时钟CLK为高，开关Kl断开，开关K2导通。
[0023](I)当P点电压CLK为低，开关Kl导通，电源通过电阻R5对电容C2充电，B点电压逐渐升高，直到VB>VC，CLK输出为高，此时开关K2导通，电容C2通过电阻R6对地开始放电。B点电压逐渐降低，直到VB〈VD，CLK输出为低，开关Kl导通。此过程反复循环，CLK输出振荡方波。
[0024](2)由反相器INV1、INV2、或非门NORl和N0R2构成的触发器，形成正反馈，加速比较器A2翻转。
[0025](3)当温度变化导致比较器A2延迟时间发生变化时，振荡周期变化，则反馈阈值电压VC发生变化，进而对振荡周期进行补偿。
[0026]以上所述仅是本发明的优选实施方式，应当指出，对于本【技术领域】的普通技术人员来说，在不脱离本发明技术原理的前提下，还可以做出若干改进和变形，这些改进和变形也应视为本发明的保护范围。
【权利要求】
1.一种低温漂CMOS振荡器电路，其特征是，第一电阻、第二电阻、第三电阻依次串联后，第三电阻的末端接地，第一电阻的始端接电源VDD;第一电阻、第二电阻的共连点A连接至运算放大器的正向输入端，运算放大器的反向输入端经第四电阻连接至比较器的正向输入端，运算放大器的输出端经第一开关连接至比较器的反向输入端；第二电阻、第三电阻的共连点经第二开关连接至比较器的反向输入端； 比较器的正向输入端经第六电阻与NMOS管的漏极连接，同时还经第五电阻与PMOS管的漏极连接；NM0S管的源极接地，栅极接至第二反相器的输出端；PM0S管的源极连接至电源，栅极连接至第二反相器的输出端；比较器的输出端经一触发电路正反馈输出振荡时钟CLK。
2.根据权利要求1所述低温漂CMOS振荡器电路，其特征是，所述第一运算放大器的输出端C经第一电容反馈连接至第一运算放大器的反向输入端。
3.根据权利要求1所述低温漂CMOS振荡器电路，其特征是，所述比较器的正向输入端与同时经第二电容接地。
4.根据权利要求1所述低温漂CMOS振荡器电路，其特征是，所述触发电路由第一反相器、第二反相器、第一或非门和第二或非门构成；第一反相器的输入端、第一或非门的第一输入端共连到比较器的输出端，第一反相器的输出端连接至第二或非门的第二输入端，第二或非门的输出端连接至第二或非门的第二输入端，第一或非门的输出端连接至第二或非门的第一输入端；第一或非门的输出端同时连接至第二反相器的输入端，第二反相器的输出端输出振荡时钟CLK。
【文档编号】H03B5/04GK104320085SQ201410658573
【公开日】2015年1月28日 申请日期:2014年11月18日 优先权日:2014年11月18日
【发明者】刘小淮, 陈远金, 张谨, 张紫乾, 白涛 申请人:中国兵器工业集团第二一四研究所苏州研发中心