数字小数分频锁相环控制方法及锁相环的制作方法
【专利摘要】本发明实施例提供一种数字小数分频锁相环控制方法及锁相环，该锁相环包括控制装置、TDC、DLF、DCO、DIV、SDM，控制装置根据频率控制字和分频控制字对参考时钟的有效沿进行延迟处理得到延迟参考时钟；将延迟参考时钟发送给TDC使TDC对延迟参考时钟和反馈时钟进行鉴相处理。在锁相环中增设的控制装置可以根据当前的频率控制字和分频控制字对参考时钟进行延迟处理，使得反馈时钟与延迟参考时钟具有相近的有效沿对应时间，从而TDC仅需要处理很小时域输入范围的鉴相信号，大大降低了TDC的设计难度及对TDC分辨率的需求，使得TDC的设计简单、自由，从而保证了锁相环的设计自由度以及简单有效。
【专利说明】数字小数分频锁相环控制方法及锁相环
【技术领域】
[0001] 本发明属于电子【技术领域】，尤其是涉及一种数字小数分频锁相环控制方法及锁相 环。
【背景技术】
[0002] 无线射频收发信机中，广泛采用基于锁相环（Phase-Locked Loop，PLL)结构的频 率综合器以产生本地振荡信号，简称本振信号，完成数据信号的频率搬移操作。
[0003] 在无线通信系统中，尤其是无线终端中，出于成本等因素的考虑，广泛采用了零中 频（Zero Intermediate-Frquency，ZIF)射频收发信机架构。在此类架构的射频收发信机 中，无论是信号发射通道，还是信号接收通道，都要求本振信号的频率和射频载频信号的频 率完全相同。也就是说，作为产生本振信号的装置，基于锁相环的频率综合器具备足够高的 输出频率精度。例如对于蜂窝无线通信系统，射频频率的步长为100kHz。则要求应用于此 类系统的锁相环频率综合器能够以100kHz的精度输出本振信号。
[0004] 无线通信系统中，用作频率综合器的锁相环模块，输出射频频率fKF与输入参考时 钟频率fKEF之间需满足下式所述的倍数关系：
[0005] fEF= FCWXf EEF
[0006] 上式中FCW(Frequency Control Word，FCW)为锁相环的频率控制字。按照FCW 取值的类型，即输出射频频率与输入参考时钟频率之间的相对关系，锁相环可分为如下两 类：
[0007] (1)整数分频锁相环。此类锁相环中，FCW为一正整数，即输出射频频率为输入参 考时钟频率的整数倍。对于上述要求100kHz频率精度的频率综合器，则要求输入参考时钟 也是 fREF= 100kHz。
[0008] (2)小数分频锁相环。此类锁相环中，FCW可以有小数部分。则锁相环的输出射频 频率精度，可以小于参考时钟频率。即参考时钟的频率选择将不再受射频频率精度的限制。 由于锁定时间、积分相位噪声以及设计灵活性等几个方面的优势，相对于整数分频锁相环， 小数分频锁相环在现代无线通信射频系统中得到了更加广泛的应用。
[0009] 另外，近几年出现的数字锁相环架构，将锁相环对相位信号的处理转移到数字域 进行，并通过数字过采样技术输出高精度的振荡器控制信号，很好的实现了锁相环的数字 化设计，以明显的优势取代传统的模拟结构锁相环，得到广泛应用。
[0010] 如图1所示的一种目前广泛使用的数字小数分频锁相环结构，包含了如下几种基 本构成要素：
[0011] (1)时间-数字转换器（Time-to-Digital Converter，TDC)，用于鉴别参考时钟 CLK_REF与反馈时钟信号CLK_DIV之间的时间差，并将此时间差转换为数字信号TDC_0UT。
[0012] (2)数字环路滤波器（Digital Loop Filter，DLF)，对TDC_0UT信号进行滤波，输 出数字化的振荡器频率控制信号DLF_0UT。
[0013] (3)数控振荡器（Digital Controlled Oscillator，DC0)，用于产生振荡信号 F_ DCO,其为数字信号。
[0014] (4)反馈分频器（Frequency divider，DIV)，用于在 Sigma-Delta 调制器的控制 下输出分频值，并采用该分频值对F_DC0进行分频处理，将分频处理后的信号CLK_DIV输入 TDC，以对CLK_REF与CLK_DIV进行鉴相处理。
[0015] (4) Sigma-Delta调制器（Sigma-Delta modulator，SDM)，用于实现小数分频操作。 这一操作的基本原理是，采用SDM规律性的控制DIV的分频比，使得锁相环的反馈分频比在 两个或多个正整数值之间有规律的切换，最终获得均值分频比为所需的小数分频值。例如， 小数分频锁相环设定的频率控制字为：
【权利要求】
1. 一种数字小数分频锁相环，其特征在于，包括控制装置，以及时间-数字转换器TDC、 数字环路滤波器DLF、数控振荡器DCO、反馈分频器DIV和Sigma-Delta调制器SDM; 所述控制装置的输出端与所述TDC的第一输入端连接；所述TDC的输出端与所述DLF的输入端连接，所述DLF的输出端与所述DCO的输入端连接，所述DCO的输出端与所述DIV 的第一输入端连接；所述DIV的输出端与所述TDC的第二输入端连接；所述DIV的第二输入 端与所述SDM的输出端连接，所述控制装置的第一输入端与所述SDM的输出端连接，所述控 制装置的第二输入端与所述SDM的输入端连接，所述控制装置的第三输入端接收所述锁相 环的参考时钟； 所述SDM用于根据输入所述SDM的频率控制字得到分频控制字； 所述DIV用于根据所述分频控制字对所述DCO的输出信号进行分频处理，得到反馈时 钟； 所述控制装置用于根据所述频率控制字和所述分频控制字对所述参考时钟的有效沿 进行延迟处理，得到延迟参考时钟； 所述TDC用于对所述反馈时钟和所述延迟参考时钟进行鉴相处理，得到所述延迟参考 时钟与所述反馈时钟之间的时间差； 所述DLF用于对所述TDC鉴相处理后输出的时间差进行滤波处理得到处理结果； 所述DCO用于根据所述处理结果得到所述输出信号。
2. 根据权利要求1所述的锁相环，其特征在于，所述控制装置包括：控制器和数字-时 间转换器DTC; 所述控制器的第一输入端与所述控制装置的第一输入端连接，所述控制器的第二输入 端与所述控制装置的第二输入端连接； 所述控制器的第一输出端与所述DTC的第一输入端连接； 所述DTC的第二输入端与所述控制装置的第三输入端连接； 所述DTC的输出端与所述控制装置的输出端连接； 所述控制器用于接收所述频率控制字以及所述分频控制字，并根据所述频率控制字和 所述分频控制字确定延迟控制信号的值； 所述DTC用于根据所述延迟控制信号的值对所述参考时钟的有效沿进行延迟处理，得 到所述延迟参考时钟。
3. 根据权利要求2所述的锁相环，其特征在于，所述控制器为数字逻辑电路。
4. 根据权利要求2或3所述的锁相环，其特征在于，所述控制器具体用于根据如下公式 确定所述延迟控制信号的值DDTe[k]:
其中，DDrc[k]为在第k个采样时刻时的延迟控制信号的值，NDIV[i]为所述SDM在第i个采样时刻输出的分频控制字的瞬时值，N.F为所述频率控制字的取值，其中N为所述频率 控制字的整数部分，.F表示所述频率控制字的小数部分。
5. 根据权利要求2-4中任一项所述的锁相环，其特征在于，所述控制器的第三输入端 与所述TDC的输出端连接，所述控制器的第二输出端与所述DTC的第二输入端连接； 所述控制器还用于根据所述频率控制字、所述分频控制字和所述TDC输出的时间差确 定增益控制信号的值，所述增益控制信号用于控制所述延迟控制信号的调节增益。
6. 根据权利要求5所述的锁相环，其特征在于，所述控制器具体用于采用预设自适应 校正算法，根据如下公式确定所述增益控制信号的值GDTe[k]:
其中，GDTC[k]为在第k个采样时刻时的增益控制信号的值；Kuis为所述自适应校正算法 的增益；DTDC[i]为在第i个采样时刻时所述TDC输出的时间差，SgnO为符号函数。
7. 根据权利要求5或6所述的锁相环，其特征在于，所述延迟参考时钟相对于所述参考 时钟的延迟为ATdtc[k] =Ddtc[k]XKdtc[k]，其中，Kdtc[k]为所述第k个采样时刻时所述延 迟控制信号的调节增益。
8. 根据权利要求7所述的锁相环，其特征在于，所述DTC具体用于根据如下公式得到所 述调节增益：KDTC[k] =K0DTC+GDTC[k]XRdtcjmn，其中，KOdtc为所述增益控制信号的值GDTC[k] 为0时所对应的延迟控制信号的调节增益；所述增益控制信号对所述调节增益 IW[k]的控制系数。
9. 一种数字小数分频锁相环控制方法，其特征在于，包括： 接收所述锁相环的频率控制字以及分频控制字，所述分频控制字为所述锁相环中的Sigma-Delta调制器SDM根据输入所述SDM的所述频率控制字得到的； 根据所述频率控制字和所述分频控制字对参考时钟的有效沿进行延迟处理，得到延迟 参考时钟； 将所述延迟参考时钟发送给所述锁相环中的时间-数字转换器TDC，以使所述TDC对所 述延迟参考时钟和反馈时钟进行鉴相处理，得到所述延迟参考时钟与所述反馈时钟之间的 时间差； 其中，所述反馈时钟为所述锁相环中的反馈分频器DIV根据从所述SDM接收到的所述 分频控制字对从数控振荡器DCO接收到的DCO输出信号进行分频处理得到的，所述DCO输 出信号为所述DCO根据滤波处理结果得到的，所述滤波处理结果为数字环路滤波器DLF对 所述TDC鉴相处理后输出的时间差进行滤波处理后得到的。
10. 根据权利要求9所述的方法，其特征在于，所述根据所述频率控制字和所述分频控 制字对参考时钟的有效沿进行延迟处理，得到延迟参考时钟，包括： 根据所述频率控制字和所述分频控制字确定延迟控制信号的值； 根据所述延迟控制信号的值对所述参考时钟的有效沿进行延迟处理，得到所述延迟参 考时钟。
11. 根据权利要求10所述的方法，其特征在于，所述根据所述频率控制字和所述分频 控制字确定延迟控制信号的值，包括： 根据如下公式确定所述延迟控制信号的值DDTe[k]:
其中，DDrc[k]为在第k个采样时刻时的延迟控制信号的值，NDIV[i]为所述SDM在第i个采样时刻输出的分频控制字的瞬时值，N.F为所述频率控制字的取值，其中N为所述频率 控制字的整数部分，.F表示所述频率控制字的小数部分。
12. 根据权利要求9-11中任一项所述的方法，其特征在于，所述方法还包括： 根据所述频率控制字、所述分频控制字和所述TDC输出的时间差确定增益控制信号的 值，所述增益控制信号用于控制所述延迟控制信号的调节增益。
13. 根据权利要求12所述的方法，其特征在于，所述根据所述频率控制字、所述分频控 制字和所述TDC的输出信号确定增益控制信号的值，包括： 采用预设自适应校正算法，根据如下公式确定所述增益控制信号的值GDT。[k]:
其中，GDTC[k]为在第k个采样时刻时的增益控制信号的值；Kuis为所述自适应校正算法 的增益；DTDC[i]为在第i个采样时刻时所述TDC输出的时间差，SgnO为符号函数。
14. 根据权利要求12或13所述的方法，其特征在于，所述延迟参考时钟相对于所述参 考时钟的延迟为ATdte[k] =Ddte[k]XKdtJk]，其中，KdtJk]为所述第k个采样时刻时所述 延迟控制信号的调节增益。
15. 根据权利要求14所述的方法，其特征在于，所述方法还包括： 根据如下公式得到所述调节增益：KDTC；[k] =K0DTC；+GDTC；[k]XRdtcjmn，其中，KOdtc为所述 增益控制信号的值GDTC[k]为0时所对应的延迟控制信号的调节增益；Rdtcjmn为所述增益控 制信号对所述调节增益KDTe[k]的控制系数。
【文档编号】H03L7/18GK104506190SQ201410802184
【公开日】2015年4月8日 申请日期:2014年12月18日 优先权日:2014年12月18日
【发明者】高鹏 申请人:华为技术有限公司