基于内部电流反相的轨到轨运算放大器的制造方法
【专利摘要】本发明提供一种基于内部电流反相的轨到轨运算放大器，包括：轨到轨输入级电路、电流反相电路、甲乙类输出级电路、电流镜镜像电路、上行电流补偿电路和下行电流补偿电路；电流镜镜像电路用于为轨到轨输入级电路、电流反相电路和甲乙类输出级电路提供偏置电流；电流反相电路用于将轨到轨输入级电路的输出电流信号经过反相处理后提供给甲乙类输出级电路，上行电流补偿电路和下行电流补偿电路分别用于补偿输入共模电平上行或是下行时输入互补差动对管工作电流的减少，上行电流补偿电路和下行电流补偿电路还用于补偿甲乙类输出级的工作电流。本发明具有轨到轨输入及轨到轨输出的优点，且其工作效率和输出信号线性度较高，功耗较低。
【专利说明】基于内部电流反相的轨到轨运算放大器
【技术领域】
[0001] 本发明涉及集成电路【技术领域】，特别是涉及一种基于内部电流反相的轨到轨运算 放大器。
【背景技术】
[0002] 近年来，随着集成电路制作工艺特征尺寸的减小，其使用的电源电压逐步下降，但 是器件阈值电压并没有相应减小，运算放大器的共模输入/输出范围越来越窄，难以满足 现阶段的需求。同时，在便携式电子设备、红外焦平面读出电路、LED驱动电路、平板显示器 控制电路等领域对集成电路运算放大器的低功耗、高效率、高速率等特性要求越来越迫切， 成为众多设计者研宄的目标。
[0003] 轨到轨运算放大器（rail-to-rail operational amplifier)可以实现从电源高 电位到地低电位的共模输入、输出范围，一般采用互补差动输入对管来实现输出级的轨到 轨输入，采用共源单级放大器实现输出级的轨到轨输出。但是，互补差动输入管跨导的变化 对频率的补偿带来很大困难，并会导致系统工作不稳定；另外，增益随跨导变化而变化，还 会引入额外的谐波失真。共源单级放大器输入共模电平范围较小，且难以调节，其静态功耗 较高，工作效率较低。
[0004] 为了解决上述问题，轨到轨输入电路须保持输入跨导的恒定，常用的解决方案主 要包括1:3电流镜电路、衬底驱动电路、浮栅电路等，这些方案均会增大电路的功耗，降低 了工作速率。轨到轨输出电路可以通过采用甲乙类（Class AB)输出级有效提高工作效率， 降低静态功耗，但是同时其输出信号线性度较低，工作速率难以提高。
[0005] 如图1所示，是现有技术中一种工作在亚阈值状态下的恒跨导轨到轨输入级电路 结构。亚阈值状态下M0S管的跨导和其电流成正比，当输入共模电压上行到PM0S差动对 停止工作时，M9、M8和M7组成的电流补偿电路开始工作，将M5中的电流镜像到NM0S差动 对中，保持输入电路总工作电流不变，从而保持输入级的跨导恒定。当输入共模电压下行到 NM0S差动对停止工作时，其工作原理与共模电压上行相似。该电路镜像电路对电流的复制 精度较低，特别是对窄沟道的M0S管，由于沟道长度调制效应影响比较大，镜像电路的复制 电流受到M0S管漏极电压的影响特别明显，严重降低了电流镜的复制精度。同时，互补差动 对管的工作电流由M5和M6通过镜像电路获得，其对电流的控制较低，跨导变化也非常大。
[0006] 如图2所示，是现有技术中一种使用了甲乙类输出级电路的轨到轨运算放大器。 该运放使用甲乙类输出级作为运放的输出级，可以实现该运算放大器的轨到轨输出，工作 效率较高；并且甲乙类输出级检测折叠共源共栅运放的信号电流，便于实现，期控制精度较 高。该电路的缺点主要表现在以下两个方面：一、轨到轨输入级电路跨导变化很到，谐波失 真较高；二、甲乙类输出级输出信号在接近电源和地部分的线性度降低明显，严重影响轨到 轨输入及输出的使用。
【发明内容】
[0007] 基于此，本发明提供一种基于内部电流反相的轨到轨运算放大器，具有轨到轨输 入及轨到轨输出的优点，且其工作效率和输出信号线性度较高，功耗较低，满足现阶段低电 源电压对较大共模电平范围的要求。
[0008] -种基于内部电流反相的轨到轨运算放大器，包括：轨到轨输入级电路、电流反相 电路、甲乙类输出级电路、电流镜镜像电路、上行电流补偿电路和下行电流补偿电路；
[0009] 所述电流镜镜像电路与所述轨到轨输入级电路、电流反相电路和甲乙类输出级电 路依次连接；所述电流镜镜像电路还分别与所述电流反相电路和甲乙类输出级电路连接； 所述上行电流补偿电路分别与所述轨到轨输入级电路和所述甲乙类输出级电路连接；所述 下行电流补偿电路分别与所述轨到轨输入级电路和所述甲乙类输出级电路连接；
[0010] 所述电流镜镜像电路用于为所述轨到轨输入级电路、电流反相电路和甲乙类输出 级电路提供偏置电流；所述电流反相电路用于将所述轨到轨输入级电路的输出电流信号经 过反相处理后提供给所述甲乙类输出级电路，所述上行电流补偿电路和下行电流补偿电路 分别用于补偿输入共模电平上行或是下行时输入互补差动对管工作电流的减少，所述上行 电流补偿电路和下行电流补偿电路还用于补偿所述甲乙类输出级的工作电流。
[0011] 上述基于内部电流反相的轨到轨运算放大器，轨到轨输入级电路、电流反相电路、 甲乙类输出级电路由电流镜镜像电路提供偏置电流，电流反相电路将轨到轨输入级电路的 输出电流信号经过反相处理后提供给甲乙类输出级电路，通过上行电流补偿电路和下行电 流补偿电路补偿输入共模电平上行或是下行时输入互补差动对管工作电流的减少，从而保 持工作电流的不变，维持输入总跨导的恒定；并通过上行电流补偿电路和下行电流补偿电 路补偿甲乙类输出级的工作电流，提高甲乙类输出级电路输出信号的线性度，降低谐波失 真。
【专利附图】
【附图说明】
[0012] 图1为现有技术中一种工作在亚阈值状态下的恒跨导轨到轨输入级电路的示意 图。
[0013] 图2为现有技术中一种使用了甲乙类输出级电路的轨到轨运算放大器的示意图。
[0014] 图3为本发明基于内部电流反相的轨到轨运算放大器在第一实施方式中的结构 示意图。
[0015] 图4为本发明基于内部电流反相的轨到轨运算放大器在第二实施方式中的结构 示意图。
【具体实施方式】
[0016] 下面结合实施例及附图对本发明作进一步详细说明，但本发明的实施方式不限于 此。
[0017] 如图3所示，是本发明基于内部电流反相的轨到轨运算放大器在第一实施方式中 的结构示意图，图中细箭头为控制信号，粗箭头为传输信号；该电路可包括：轨到轨输入级 电路、电流反相电路、甲乙类输出级电路、电流镜镜像电路、上行电流补偿电路和下行电流 补偿电路；
[0018] 所述电流镜镜像电路与所述轨到轨输入级电路、电流反相电路和甲乙类输出级电 路依次连接；所述电流镜镜像电路还分别与所述电流反相电路和甲乙类输出级电路连接； 所述上行电流补偿电路分别与所述轨到轨输入级电路和所述甲乙类输出级电路连接；所述 下行电流补偿电路分别与所述轨到轨输入级电路和所述甲乙类输出级电路连接；
[0019] 所述电流镜镜像电路用于为所述轨到轨输入级电路、电流反相电路和甲乙类输出 级电路提供偏置电流；所述电流反相电路用于将所述轨到轨输入级电路的输出电流信号经 过反相处理后提供给所述甲乙类输出级电路，所述上行电流补偿电路和下行电流补偿电路 分别用于补偿输入共模电平上行或是下行时输入互补差动对管工作电流的减少，所述上行 电流补偿电路和下行电流补偿电路还用于补偿所述甲乙类输出级的工作电流。
[0020] 如图4所示，是本发明基于内部电流反相的轨到轨运算放大器在第二实施方式中 的结构示意图，在本实施方式中，所述轨到轨输入级电路用于输入信号共模电平的轨到轨 输入，其设置两个输入信号端Vin+和Vin-，包括PMOS互补差动对、NMOS互补差动对、NMOS 有源电流镜、PMOS有源电流镜；所述PMOS差动对与NMOS互补差动对都工作在亚阈值区；
[0021] PMOS差动对中的PMOS管Ml和PMOS管M2的源极相连后，分别与所述电流镜镜像 电路和下行电流补偿电路相连；
[0022] NMOS互补差动对的NMOS管M3和NMOS管M4的源极相连后，分别与所述电流镜镜 像电路和上行电流补偿电路相连；
[0023] PMOS管Ml的栅极与NMOS管M3的栅极相连，构成所述轨到轨输入级电路的同向输 入端，PMOS管M2的栅极与NMOS管M4的栅极相连构成轨到轨输入级电路的反向输入端；
[0024] NMOS有源电流镜M5和NMOS有源电流镜M6的源极接电源VDD ;
[0025] PMOS有源电流镜M7和PMOS有源电流镜M8的源极接地GND ;
[0026] PMOS管Ml的漏极与NMOS管M7的漏极及栅极共点；
[0027] NMOS管M3的漏极与PMOS管的漏极及源极共点；
[0028] PMOS管M2的漏极与NMOS管M4的漏极共同连接到所述电流反相电路；
[0029] PMOS管M6的栅极与PMOS管M5的栅极及漏极共点，其漏极与所述电流反相电路相 连；
[0030] NMOS管M8的栅极与NMOS管M7的栅极及漏极共点，其漏极与所述电流反相电路相 连。
[0031 ] 在一较佳实施例中，所述电流反相电路用于将所述轨到轨输入级电路的输出电流 信号进行反相处理，包括M9至M14六个M0S管：
[0032] NMOS管M9的栅极及漏极均与所述轨到轨输入级电路中的PMOS管M6的漏极共点， PMOS管M10的栅极及漏极均与所述轨到轨输入级电路中的NMOS管M8的漏极共点，用于检 测轨到轨输入级电路输出电流的变化；
[0033] NMOS管Mil和NMOS管M9构成镜像电路，NMOS管Mil的栅极与NMOS管M9的栅极 共点；PMOS管M12和PMOS管M10构成镜像电路，PMOS管M12的栅极和PMOS管M10的栅极 共点；NMOS管Mil的源极和PMOS管M12的源极共点，NMOS管Mil的漏极和PMOS管M12的 漏极分别连接所述电流镜镜像电路；
[0034] NMOS管M13的源极和PMOS管M14的源极相连后，与NMOS管Mil和PMOS管M12的 源极共点；NMOS管M13的栅极和漏极共点，并且与PMOS管M14的栅极和漏极共点后分别连 接所述电流镜镜像电路，NMOS管M13和PMOS管M14的栅极作为所述电流反相电路的两个 输出端。
[0035] 所述甲乙类输出级电路的主要作用是实现输出信号的轨到轨输出，其输出端为 Vout，包括M15至M24十个MOS管，如图4所示：
[0036] NM0S管M15和PM0S管M16的栅极分别与NM0S管M13和PM0S管M14的栅极及漏 极共点，用于分别镜像NM0S管M13和PM0S管M114的漏电流；
[0037] NM0S管M15的漏极接电源VDD，其源极与PM0S管M19的源极共点；
[0038] PM0S管M16的漏极接地GND，其源极与NM0S管的M18的源极共点；
[0039] PM0S管M19,其栅极与PM0S管M22的栅极及漏极共点，其漏极与NM0S管M20的漏 极及栅极共点；
[0040] NM0S管M20的源极接地GND，其栅极及漏极与NM0S管M24的栅极共点；
[0041] NM0S管M18的栅极与NM0S管M21的栅极及漏极共点，其漏极与PM0S管M17的漏 极及栅极共点；
[0042] PM0S管M17的源极接电源VDD，其栅极及漏极与PM0S管M23的栅极共点；
[0043] NM0S管M21的漏极与栅极共点后接所述上行电流补偿电路和电流镜像镜像电路；
[0044] PM0S管M22的漏极与栅极共点后接所述下行电流补偿电路和电流镜像镜像电路；
[0045] PM0S管M23的源极接电源VDD，NM0S管M24的源极接地GND，PM0S管M23和NM0S 管M24的漏极相连后为输出端口 Vout。
[0046] 在一较佳实施例中，所述电流镜镜像电路为各其他各电路的工作提供偏置电流， 包括M25至M43共十九个M0S管，采用典型的共源共栅电流镜结构：
[0047] 由NM0S管M28和NM0S管M27,与NM0S管M25和NM0S管M26构成的1:1电流镜， 用于将参考电流I,ef精确复制到PM0S管M30和PM0S管M31中；
[0048] 由PM0S管M30和PM0S管M31，与PM0S管M33和PM0S管M32构成的1:&电流镜， 用于将I倍的参考电流I 复制到PM0S管M32和PM0S管M33中；其中，K i为预设的第一 复制比例；
[0049] 由PM0S管M31和PM0S管M30,与PM0S管M36和M37构成的1: 2K2电流镜，用于将 2K2倍的I ref复制到PM0S管M42和PM0S管M43中；其中，K 2为预设的第二复制比例；
[0050] 由PM0S管M31和PM0S管M30，与PM0S管M42和PM0S管M43构成的1: K2电流镜， 用于将K2倍的I 复制到PM0S管M42和PM0S管M43中；
[0051] 由NM0S管M25和NM0S管M26,与NM0S管M34和NM0S管M35构成的1 :^电流镜， 用于将I倍的I 复制到NM0S管M34和NM0S管M35中；
[0052] 由NM0S管M25和NM0S管M26,与NM0S管M38和NM0S管M39构成的1:21( 2电流镜， 用于将2K2倍的I 复制到NM0S管M38和NM0S管M39中；
[0053] 由NM0S管M25和NM0S管M26,与NM0S管M40和NM0S管M41构成的1:1(2电流镜， 用于将K2倍的I 复制到NM0S管M40和NM0S管M41中；
[0054] 其中，通过PM0S管M33的漏极与NM0S管M21的漏极和栅极共点，及NM0S管M34 的漏极与PM0S管M22的漏极和栅极共点，&倍的IMf电流用于所述甲乙类输出级电路的电 流偏置；
[0055] 通过PM0S管M37的漏极与NM0S管Ml 1和NM0S管M12的栅极和漏极共点，及NM0S 管M38的漏极与PM0S管M12和M14的漏极共点，21(2倍的电流用于所述电流反相电路的偏 置；
[0056] 通过PMOS管M43的漏极与PMOS管Ml和PMOS管M2的源极相连，及NMOS管M40 的漏极与NM0S管M3和NM0S管M4的源极相连，K2倍的I #电流用于所述轨到轨输出级电 路的偏置电流；
[0057] PMOS管M29用于电压平移，使PMOS管M30及NM0S管M28的漏极维持相对稳定。
[0058] 在一较佳实施例中，所述上行电流补偿电路用于当输入共模电平上行至所述PMOS 互补差动对停止工作时，将PMOS管M42和M0S管M43中的工作电流1:1复制为NMOS互补 差动对M3和M4中，保持总工作电流不变，包括M44至M49共七个M0S管：
[0059] PMOS管M44,其栅极由偏压Vbl控制，用于调节上行电流补偿电路的起始工作电 压，其源极与PMOS管M43的漏极、PMOS管Ml的源极和PMOS管M2的源极共点，其漏极连接 到由NMOS管M45、NMOS管M46、NMOS管M47和NMOS管M48构成的1:1共源共栅电流镜，并 由NMOS管M47的漏极与NMOS管M3和NMOS管M4的源极相连，将复制电流补偿为NMOS管 M3和NMOS管M4的工作电流；
[0060] 由NMOS管M49和NMOS管M50,与NMOS管M45和NMOS管M46构成的K3:1共源共 栅电流镜，用于将NMOS管M45和NMOS管M46中的K3倍电流复制到PMOS管M49和PMOS管 M50中，用于提高甲乙类输出级电路输入信号上行时输出信号的线性度。
[0061 ] 在一较佳实施例中，所述下行电流补偿电路用于当输入共模电平下行至所述NMOS 互补差动对停止工作时，将NMOS管M41和NMOS管M40中的工作电流1:1复制到所述PMOS 互补差动对中，保持总工作电流不变，包括M51至M57共七个M0S管：
[0062] NMOS管M55,其栅极由偏压Vb2控制，用于调节下行电流补偿电路的起始工作电 压；其源极与NMOS管M40的漏极、NMOS管M3的源极和NMOS管M4的源极共点；其漏极连接 到由PMOS管M53和PMOS管M54,与PMOS管M51和PMOS管M52构成的1:1共源共栅电流 镜，并由PMOS管M52的漏极与PMOS管Ml的源极和PMOS管M2的源极相连，将复制电流补 偿为PMOS管Ml和PMOS管M2的工作电流；
[0063] 由PMOS管M56和PMOS管M57,与PMOS管M53和PMOS管M54构成的K3:1共源共 栅电流镜，用于将PMOS管M53和PMOS管M54中的K3倍电流复制到PMOS管M56和PMOS管 M57中，用于提高甲乙类输出级电路输入信号下行时输出信号的线性度；其中，1(3为预设的 第三复制比例。
[0064] 接下来阐述本发明基于内部电流反相的轨到轨运算放大器的工作原理：
[0065] 该电路的轨到轨输入级电路的PMOS和NMOS互补差动对工作在亚阈值状态。亚阈 值区状态下M0S管的跨导可表示为：
【权利要求】
1. 一种基于内部电流反相的轨到轨运算放大器，其特征在于，包括：轨到轨输入级电 路、电流反相电路、甲乙类输出级电路、电流镜镜像电路、上行电流补偿电路和下行电流补 偿电路； 所述电流镜镜像电路与所述轨到轨输入级电路、电流反相电路和甲乙类输出级电路依 次连接；所述电流镜镜像电路还分别与所述电流反相电路和甲乙类输出级电路连接；所述 上行电流补偿电路分别与所述轨到轨输入级电路和所述甲乙类输出级电路连接；所述下行 电流补偿电路分别与所述轨到轨输入级电路和所述甲乙类输出级电路连接； 所述电流镜镜像电路用于为所述轨到轨输入级电路、电流反相电路和甲乙类输出级电 路提供偏置电流；所述电流反相电路用于将所述轨到轨输入级电路的输出电流信号经过反 相处理后提供给所述甲乙类输出级电路，所述上行电流补偿电路和下行电流补偿电路分别 用于补偿输入共模电平上行或是下行时输入互补差动对管工作电流的减少，所述上行电流 补偿电路和下行电流补偿电路还用于补偿所述甲乙类输出级的工作电流。
2. 根据权利要求1所述的基于内部电流反相的轨到轨运算放大器，其特征在于，所 述轨到轨输入级电路用于输入信号共模电平的轨到轨输入，其设置两个输入信号端，包括 PMOS互补差动对、NMOS互补差动对、NMOS有源电流镜、PMOS有源电流镜；所述PMOS差动对 与NMOS互补差动对都工作在亚阈值区； PMOS差动对中的PMOS管Ml和PMOS管M2的源极相连后，分别与所述电流镜镜像电路 和下行电流补偿电路相连； NMOS互补差动对的NMOS管M3和NMOS管M4的源极相连后，分别与所述电流镜镜像电 路和上行电流补偿电路相连； PMOS管Ml的栅极与NMOS管M3的栅极相连，构成所述轨到轨输入级电路的同向输入 端，PMOS管M2的栅极与NMOS管M4的栅极相连构成轨到轨输入级电路的反向输入端； NMOS有源电流镜M5和NMOS有源电流镜M6的源极接电源VDD ; PMOS有源电流镜M7和PMOS有源电流镜M8的源极接地GND ; PMOS管Ml的漏极与NMOS管M7的漏极及栅极共点； NMOS管M3的漏极与PMOS管的漏极及源极共点； PMOS管M2的漏极与NMOS管M4的漏极共同连接到所述电流反相电路； PMOS管M6的栅极与PMOS管M5的栅极及漏极共点，其漏极与所述电流反相电路相连； NMOS管M8的栅极与NMOS管M7的栅极及漏极共点，其漏极与所述电流反相电路相连。
3. 根据权利要求2所述的基于内部电流反相的轨到轨运算放大器，其特征在于，所述 电流反相电路用于将所述轨到轨输入级电路的输出电流信号进行反相处理，包括： NMOS管M9的栅极及漏极均与所述轨到轨输入级电路中的PMOS管M6的漏极共点，PMOS 管M10的栅极及漏极均与所述轨到轨输入级电路中的NMOS管M8的漏极共点，用于检测轨 到轨输入级电路输出电流的变化； NMOS管Mil和NMOS管M9构成镜像电路，NMOS管Mil的栅极与NMOS管M9的栅极共 点；PMOS管M12和PMOS管M10构成镜像电路，PMOS管M12的栅极和PMOS管M10的栅极共 点；NMOS管Mil的源极和PMOS管M12的源极共点，NMOS管Mil的漏极和PMOS管M12的漏 极分别连接所述电流镜镜像电路； NMOS管M13的源极和PMOS管M14的源极相连后，与NMOS管Mil和PMOS管M12的源极 共点；NMOS管M13的栅极和漏极共点，并且与PMOS管M14的栅极和漏极共点后分别连接所 述电流镜镜像电路，NM0S管M13和PM0S管M14的栅极作为所述电流反相电路的两个输出 端。
4. 根据权利要求3所述的基于内部电流反相的轨到轨运算放大器，其特征在于，其特 征在于，所述电流镜镜像电路包括： 由NM0S管M28和NM0S管M27,与NM0S管M25和NM0S管M26构成的1:1电流镜，用于 将参考电流I,ef精确复制到PM0S管M30和PM0S管M31中； 由PM0S管M30和PM0S管M31，与PM0S管M33和PM0S管M32构成的1: &电流镜，用于 将I倍的I 复制到PM0S管M32和PM0S管M33中；其中，I 为预设的参考电流，K i为预 设的第一复制比例； 由PM0S管M31和PM0S管M30,与PM0S管M36和M37构成的1: 2K2电流镜，用于将2K 2倍的IMf复制到PM0S管M42和PM0S管M43中；其中，K 2为预设的第二复制比例； 由PM0S管M31和PM0S管M30,与PM0S管M42和PM0S管M43构成的1 :K2电流镜，用于 将K2倍的I 复制到PM0S管M42和PM0S管M43中； 由NM0S管M25和NM0S管M26,与NM0S管M34和NM0S管M35构成的1 电流镜，用于 将I倍的I 复制到NM0S管M34和NM0S管M35中； 由NM0S管M25和NM0S管M26,与NM0S管M38和NM0S管M39构成的1: 2K2电流镜，用 于将2K2倍的I 复制到NM0S管M38和NM0S管M39中； 由NM0S管M25和NM0S管M26,与NM0S管M40和NM0S管M41构成的1 :K2电流镜，用于 将K2倍的I 复制到NM0S管M40和NM0S管M41中； 其中，通过PM0S管M33的漏极与NM0S管M21的漏极和栅极共点，及NM0S管M34的漏 极与PM0S管M22的漏极和栅极共点，&倍的IMf电流用于所述甲乙类输出级电路的电流偏 置； 通过PM0S管M37的漏极与NM0S管Mil和NM0S管M12的栅极和漏极共点，及NM0S管 M38的漏极与PM0S管M12和M14的漏极共点，2K2倍的电流用于所述电流反相电路的偏置； 通过PM0S管M43的漏极与PM0S管Ml和PM0S管M2的源极相连，及NM0S管M40的漏 极与NM0S管M3和NM0S管M4的源极相连，K2倍的I ,ef电流用于所述轨到轨输出级电路的 偏置电流。
5. 根据权利要求4所述的基于内部电流反相的轨到轨运算放大器，其特征在于，所述 上行电流补偿电路用于当输入共模电平上行至所述PM0S互补差动对停止工作时，将PM0S 管M42和M0S管M43中的工作电流1:1复制为匪0S互补差动对M3和M4中，包括： PM0S管M44,其栅极由偏压Vbl控制，用于调节上行电流补偿电路的起始工作电压，其 源极与PM0S管M43的漏极、PM0S管Ml的源极和PM0S管M2的源极共点，其漏极连接到由 NM0S管M45、NM0S管M46、NM0S管M47和NM0S管M48构成的1:1共源共栅电流镜，并由NM0S 管M47的漏极与NM0S管M3和NM0S管M4的源极相连，将复制电流补偿为NM0S管M3和NM0S 管M4的工作电流； 由NM0S管M49和NM0S管M50,与NM0S管M45和NM0S管M46构成的K3:1共源共栅电 流镜，用于将NM0S管M45和NM0S管M46中的K3倍电流复制到PM0S管M49和PM0S管M50 中；其中K3为预设的第三复制比例。
6.根据权利要求5所述的基于内部电流反相的轨到轨运算放大器，其特征在于，所述 下行电流补偿电路用于当输入共模电平下行至所述NMOS互补差动对停止工作时，将NMOS 管M41和NMOS管M40中的工作电流1:1复制到所述PMOS互补差动对中，包括： NMOS管M55,其栅极由偏压Vb2控制，用于调节下行电流补偿电路的起始工作电压；其 源极与NMOS管M40的漏极、NMOS管M3的源极和NMOS管M4的源极共点；其漏极连接到由 PM0S管M53和PM0S管M54，与PM0S管M51和PM0S管M52构成的1:1共源共栅电流镜，并由 PM0S管M52的漏极与PM0S管Ml的源极和PM0S管M2的源极相连，将复制电流补偿为PM0S 管Ml和PM0S管M2的工作电流； 由PM0S管M56和PM0S管M57,与PM0S管M53和PM0S管M54构成的K3:1共源共栅电 流镜，用于将PM0S管M53和PM0S管M54中的K3倍电流复制到PM0S管M56和PM0S管M57 中。
【文档编号】H03F3/45GK104506152SQ201410822257
【公开日】2015年4月8日 申请日期:2014年12月23日 优先权日:2014年12月23日
【发明者】郝立超, 陈义强, 陈勇国, 郝明明, 赖灿雄, 侯波, 黄云, 恩云飞 申请人:工业和信息化部电子第五研究所