高速高精度两步式模数转换器的制造方法
【专利摘要】本发明模数转换电路设计领域，为降低量化时钟周期数，提高转换速率，实现高速高精度量化，本发明高速高精度两步式模数转换器，由SAR ADC模块、DAC模块、增量型二阶前馈式Σ-ΔADC模块、模拟加法器模块、数字滤波器模块组成。其中输入信号接SAR ADC的输入端和模拟加法器模块的正输入端，SAR ADC模块的输出端输出数字粗量化数字码值并将数字码值赋给DAC模块，DAC输出值连模拟加法器模块加法器模块的负输入端，加法器输出端连Σ-ΔADC输入端，Σ-ΔADC输出端连数字滤波器的输入端并连接DAC的输入端，数字滤波器输出端输出细量化数字码值。本发明主要应用于模数转换场合。
【专利说明】高速高精度两步式模数转换器
【技术领域】
[0001] 本发明模拟数字集成电路设计领域，特别涉及一种采用逐次逼近型（SAR)ADC作 粗量化，增量型sigma-delta ADC(2-AADC)做细量化的两步式高速高精度模数转换器结 构。 技术背景
[0002] 在传感器读出电路，电池测量等仪器和测量领域通常需要有很高绝对精度和线性 度，以及低失调低噪声的模数转换器（Analog to Digital Converter，ADC)。同时这些应 用的信号近似于直流输入，满足这些应用的ADC通常无法实现速度、面积和功耗的兼顾。并 且随着工艺尺寸的减小，数字电路已经因为供电电压降低而大大降低了功耗，但模拟电路 部分因为阈值电压不随工艺尺寸的降低而成比例降低，所以降低模拟电路的供电电压仍然 是降低系统电压和功耗的关键。
[0003] 在满足这些应用的ADC中，逐次逼近型（Successive Approximation，SAR)ADC可 以实现高速低功耗，但随着工艺尺寸降低，特别在图像传感器这种对面积要求很苛刻的情 况中，由于工艺失配等问题的存在，SAR ADC达到12bit以上的高精度已经几乎不能实现； 单斜ADC普遍应用在传感器等领域，但随着工艺尺寸和电压的降低，它已经很难实现高速 和高精度的应用；而循环式ADC虽然可以实现高速并且消耗面积也小于SAR ADC，但由于其 需要很精准的放大器导致电路功耗很高；近年来，有研宄在传统2-AADC的基础上提出了 一种增量型2-AADC，这种ADC利用了 2-AADC过采样和噪声整形的特性，同时又可以像 奈奎斯特ADC -样工作，实现了很高的绝对精度和线性度，但由于其精度直接决定于其过 采样率，在12bit以上的高精度情况下其转换速率又受到很大限制。因此需要找出一个可 以兼顾以上ADC优势的一种折衷办法。
【发明内容】
[0004] 为克服现有技术的不足，降低传统增量型2-AADC在同精度情况下的量化时钟 周期数，提高转换速率，实现高速高精度量化。为此，本发明采取的技术方案是，高速高精 度两步式模数转换器，由SAR ADC模块、DAC模块、增量型二阶前馈式2-AADC模块、模拟 加法器模块、数字滤波器模块组成。其中输入信号接SAR ADC的输入端和模拟加法器模块 的正输入端，SAR ADC模块的输出端输出数字粗量化数字码值并将数字码值赋给DAC模块， DAC输出值连模拟加法器模块加法器模块的负输入端，加法器输出端连2 - AADC输入端， 2 - A ADC输出端连数字滤波器的输入端并连接DAC的输入端，数字滤波器输出端输出细量 化数字码值。
[0005] SAR ADC结构由比较器模块、SAR逻辑控制模块、寄存器模块和DAC模块组成，输入 信号Vin连比较器的正输入端、比较器的输出端连SAR逻辑控制模块的输入端，SAR逻辑控 制模块的输出端连寄存器的输入端，寄存器的输出端输出粗量化数字码值Dsar并连接DAC 的输入端，DAC的输出端接比较器的负输入端，参考电压Vref赋给DAC作为DAC的参考电 压，同时通过复位信号控制复位SAR逻辑控制模块、寄存器模块和DAC模块。
[0006] 二阶增量型2-AADC的结构如下：由第一加法器、第二加法器、两个积分器、一位 内量化器、DAC和数字滤波器模块组成，输入信号Vin连第一加法器正输入端第二加法器的 第一输入端，第一加法器的输出端连第一积分器的输入端，第一积分器的输出端连第二积 分器的输入端和第二加法器的第二输入端，第二积分器的输出端连第一加法器的第三输入 端，第一加法器的输出端连一位内量化器的输入端，一位内量化的输出端连数字滤波器的 输入端和DAC的输入端，DAC的输出端连加法器1的负输入端，数字滤波器的输出端输出细 量化数字码值D 2 - A。
[0007] 复位信号RST对两个积分器和数字滤波器进行控制，CLK1信号对一位内量化进行 控制，ADC的被测电压与输出结果之间的关系为：
【权利要求】
1. 一种高速高精度两步式模数转换器，其特征是，由SARADC模块、DAC模块、增量型二 阶前馈式2-AADC模块、模拟加法器模块、数字滤波器模块组成。其中输入信号接SARADC 的输入端和模拟加法器模块的正输入端，SARADC模块的输出端输出数字粗量化数字码值 并将数字码值赋给DAC模块，DAC输出值连模拟加法器模块加法器模块的负输入端，加法器 输出端连2 -AADC输入端，2 -AADC输出端连数字滤波器的输入端并连接DAC的输入端， 数字滤波器输出端输出细量化数字码值。
2. 如权利要求1所述的高速高精度两步式模数转换器，其特征是，SARADC结构由比较 器模块、SAR逻辑控制模块、寄存器模块和DAC模块组成，输入信号Vin连比较器的正输入 端、比较器的输出端连SAR逻辑控制模块的输入端，SAR逻辑控制模块的输出端连寄存器的 输入端，寄存器的输出端输出粗量化数字码值Dsar并连接DAC的输入端，DAC的输出端接 比较器的负输入端，参考电压Vref赋给DAC作为DAC的参考电压，同时通过复位信号控制 复位SAR逻辑控制模块、寄存器模块和DAC模块。
3. 如权利要求1所述的高速高精度两步式模数转换器，其特征是，二阶增量型 2-AADC的结构如下：由第一加法器、第二加法器、两个积分器、一位内量化器、DAC和数 字滤波器模块组成，输入信号Vin连第一加法器正输入端第二加法器的第一输入端，第一 加法器的输出端连第一积分器的输入端，第一积分器的输出端连第二积分器的输入端和第 二加法器的第二输入端，第二积分器的输出端连第一加法器的第三输入端，第一加法器的 输出端连一位内量化器的输入端，一位内量化的输出端连数字滤波器的输入端和DAC的 输入端，DAC的输出端连加法器1的负输入端，数字滤波器的输出端输出细量化数字码值 DS-A0
4. 如权利要求1所述的高速高精度两步式模数转换器，其特征是，复位信号RST对两个 积分器和数字滤波器进行控制，CLKl信号对一位内量化进行控制，ADC的被测电压与输出 结果之间的关系为：
其中Vmeasure为实际被测电压值，Dout为数字输出码值，Vref为反馈电压，V2 (N)为
整个ADC的输出可表示为： Dfinal=DsarXSn-WDsA(2) 其中Dfinal是最终输出数字结果值，Dsm是粗量化SARADC数字输出结果值，D2-A为 细量化2-AADC输出结果值，n是细量化精度的位数。
【文档编号】H03M1/38GK104506196SQ201410848795
【公开日】2015年4月8日 申请日期:2014年12月30日 优先权日:2014年12月30日
【发明者】徐江涛, 王鹏, 聂凯明, 史再峰, 高静, 高志远, 姚素英 申请人:天津大学