一种倍频电路的制作方法
【专利摘要】本实用新型涉一种倍频电路。该电路利用D触发器产生与输入脉冲同频的脉冲，接入与非门的一个输入端，利用信号的传输延迟产生高频脉冲，通过12位的二进制计数器对其计数，并通过数模转换芯片和运放将其转换为电压模拟量，采用比较器与倍频设定值相比较，如果产生的脉冲频率比设定值高，输出高电平，将D触发器复位，与非门停止输出高频脉冲，如果产生的脉冲频率比设定值低，则继续输出高频脉冲，直到达到设定的频率。本实用新型电路结构简单，易于实现，成本低廉，可广泛在应用各个领域。
【专利说明】一种倍频电路
【技术领域】
[0001]本实用新型涉及一种倍频电路。
【背景技术】
[0002]目前常用的倍频方法是锁相环法，锁相环路是一种反馈控制电路，简称锁相环(PLL, Phase-Locked Loop)。锁相环的特点是:利用外部输入的参考信号控制环路内部振荡信号的频率和相位。因锁相环可以实现输出信号频率对输入信号频率的自动跟踪，所以锁相环通常用于闭环跟踪电路。锁相环在工作的过程中，当输出信号的频率与输入信号的频率相等时，输出电压与输入电压保持固定的相位差值，即输出电压与输入电压的相位被锁住，这就是锁相环名称的由来。锁相环通常由鉴相器(PD，Phase Detector)、环路滤波器(LF, Loop Filter)和压控振荡器(VC0, Voltage Controlled Oscillator)三部分组成，锁相环组成的原理框图如图1所示。
【发明内容】
[0003]本实用新型的目的在于提供一种电路结构简单，易于实现，成本低廉的新型低成本倍频电路。
[0004]为实现上述目的，本实用新型的技术方案是:一种倍频电路，包括一 D触发器、一与非门、一二进制计数器、一数模转换芯片、一运放、一比较器、第一至第四电阻、一可变电阻器、第一至第二电容和一二极管；所述D触发器的时钟输入端连接至一脉冲信号输出端，所述D触发器的S端接GND，所述D触发器的R端经第一电阻连接至GND，所述D触发器的正相输出端连接至所述与非门的第一输入端，所述D触发器的反相输出端分别连接至所述D触发器的D端和所述二进制计数器的R端；所述与非门的第二输入端与所述与非门的输出端和所述二进制计数器的时钟信号输入端连接，所述与非门的输出端作为高频脉冲输出端；所述二进制计数器的并行输出端连接至所述数模转换芯片的并行输入端；所述数模转换芯片的ref端接至+2.5V，所述数模转换芯片的FB端经第二电阻与所述第一电容的一端、所述运放的输出端和第三电阻的一端连接，所述数模转换芯片的第一输出端接GND，所述数模转换芯片的第二输出端与所述第一电容的另一端和所述运放的反相输入端连接，所述运放的正相输入端连接至GND ;所述第三电阻的另一端分别连接至所述比较器的正相输入端和第四电阻的一端连接，所述第四电阻的另一端与所述可变电阻器的变阻端和所述第二电容的一端连接，所述第二电容的另一端连接至地；所述可变电阻器的一端连接至+12V，所述可变电阻器的另一端连接至GND ;所述比较器的的反相输入端连接至GND，所述比较器的输出端经所述二极管连接至所述D触发器的R端。
[0005]在本实用新型实施例中，所述D触发器为CM0S4013。
[0006]在本实用新型实施例中，所述与非门为CM0S4011。
[0007]在本实用新型实施例中，所述二进制计数器为12位二进制计数器，该二进制计数器为 CM0S4040。
[0008]在本实用新型实施例中，所述数模转换芯片为AD7521。
[0009]在本实用新型实施例中，所述运放为LF347。
[0010]在本实用新型实施例中，所述比较器为LF347。
[0011]相较于现有技术，本实用新型具有以下有益效果:本实用新型电路结构简单，易于实现，成本低廉，可广泛在应用各个领域。
【专利附图】
【附图说明】
[0012]图1是现有锁相环原理框图。
[0013]图2是本实用新型的倍频电路原理框图。
【具体实施方式】
[0014]下面结合附图，对本实用新型的技术方案进行具体说明。
[0015]如图2所示，本实用新型的一种倍频电路，包括一 D触发器(本实施例中采用CM0S4013)、一与非门(本实施例中采用CM0S4011)、一二进制计数器(本实施例中采用12位二进制计数器CM0S4040)、一数模转换芯片(本实施例中采用AD7521)、一运放(本实施的运放采用集成4运放的LF347的其中一运放)、一比较器(本实施的比较器采用集成4运放的LF347的其中一运放)、第一至第四电阻、一可变电阻器、第一至第二电容和一二极管；所述D触发器的时钟输入端连接至一脉冲信号输出端，所述D触发器的S端接GND，所述D触发器的R端经第一电阻连接至GND，所述D触发器的正相输出端连接至所述与非门的第一输入端，所述D触发器的反相输出端分别连接至所述D触发器的D端和所述二进制计数器的R端；所述与非门的第二输入端与所述与非门的输出端和所述二进制计数器的时钟信号输入端连接，所述与非门的输出端作为高频脉冲输出端；所述二进制计数器的并行输出端连接至所述数模转换芯片的并行输入端(即12位二进制计数器的12位并行输出端与数模转换芯片的12位并行输入端一一对应连接);所述数模转换芯片的ref端接至+2.5V，所述数模转换芯片的FB端经第二电阻与所述第一电容的一端、所述运放的输出端和第三电阻的一端连接，所述数模转换芯片的第一输出端接GND，所述数模转换芯片的第二输出端与所述第一电容的另一端和所述运放的反相输入端连接，所述运放的正相输入端连接至GND;所述第三电阻的另一端分别连接至所述比较器的正相输入端和第四电阻的一端连接，所述第四电阻的另一端与所述可变电阻器的变阻端和所述第二电容的一端连接，所述第二电容的另一端连接至地；所述可变电阻器的一端连接至+12V，所述可变电阻器的另一端连接至GND ；所述比较器的的反相输入端连接至GND，所述比较器的输出端经所述二极管连接至所述D触发器的R端。
[0016]本实用新型的倍频电路的基本原理:如图2所示，利用D触发器(ICl)产生与输入脉冲同频的脉冲，接入与非门(IC2)的一个输入引脚，利用信号的传输延迟产生高频脉冲，通过12位的二进制计数器(IC3)对其计数，并通过数模转换芯片(IC4)和运放(IC5A)将其转换为电压模拟量，并用比较器(IC5B)与倍频设定值(电压值)相比较，如果产生的脉冲频率比设定值高，输出高电平，将D触发器(ICl)复位，与非门(IC2)停止输出高频脉冲，如果产生的脉冲频率比设定值低，则继续输出高频脉冲，直到达到设定的频率。
[0017]本实用新型通过简单的CM0S4000系列通用数字集成电路搭建了倍频电路，该电路通过电位器输出倍频连续可调的脉冲，具有较低的成本，可广泛在应用各个领域。
[0018]以上是本实用新型的较佳实施例，凡依本实用新型技术方案所作的改变，所产生的功能作用未超出本实用新型技术方案的范围时，均属于本实用新型的保护范围。
【权利要求】
1.一种倍频电路，其特征在于:包括一 D触发器、一与非门、一二进制计数器、一数模转换芯片、一运放、一比较器、第一至第四电阻、一可变电阻器、第一至第二电容和一二极管；所述D触发器的时钟输入端连接至一脉冲信号输出端，所述D触发器的S端接GND，所述D触发器的R端经第一电阻连接至GND，所述D触发器的正相输出端连接至所述与非门的第一输入端，所述D触发器的反相输出端分别连接至所述D触发器的D端和所述二进制计数器的R端；所述与非门的第二输入端与所述与非门的输出端和所述二进制计数器的时钟信号输入端连接，所述与非门的输出端作为高频脉冲输出端；所述二进制计数器的并行输出端连接至所述数模转换芯片的并行输入端；所述数模转换芯片的ref端接至+2.5V，所述数模转换芯片的FB端经第二电阻与所述第一电容的一端、所述运放的输出端和第三电阻的一端连接，所述数模转换芯片的第一输出端接GND，所述数模转换芯片的第二输出端与所述第一电容的另一端和所述运放的反相输入端连接，所述运放的正相输入端连接至GND;所述第三电阻的另一端分别连接至所述比较器的正相输入端和第四电阻的一端连接，所述第四电阻的另一端与所述可变电阻器的变阻端和所述第二电容的一端连接，所述第二电容的另一端连接至地；所述可变电阻器的一端连接至+12V，所述可变电阻器的另一端连接至GND ；所述比较器的的反相输入端连接至GND，所述比较器的输出端经所述二极管连接至所述D触发器的R端。
2.根据权利要求1所述的一种倍频电路，其特征在于:所述D触发器为CM0S4013。
3.根据权利要求1所述的一种倍频电路，其特征在于:所述与非门为CM0S4011。
4.根据权利要求1所述的一种倍频电路，其特征在于:所述二进制计数器为12位二进制计数器，该二进制计数器为CM0S4040。
5.根据权利要求1所述的一种倍频电路，其特征在于:所述数模转换芯片为AD7521。
6.根据权利要求1所述的一种倍频电路，其特征在于:所述运放为LF347。
7.根据权利要求1所述的一种倍频电路，其特征在于:所述比较器为LF347。
【文档编号】H03K5/13GK203933570SQ201420374030
【公开日】2014年11月5日 申请日期:2014年7月8日 优先权日:2014年7月8日
【发明者】陈康 申请人:福州大学