低相噪高速频率合成电路的制作方法
【专利摘要】本实用新型公开了一种低相噪高速频率合成电路，其特征在于：设置有参考源电路、DDS频率步进电路、小数分频锁相环电路和射频输出电路；是一种先进的复合体制频率合成技术，使小步进频率合成器整体实现了低杂散、低相位噪声和宽频段高速频率切换功能。其显著效果是：在宽频段输出条件，保证一定的杂散电平控制指标的前提下，同时实现了极低相位噪声和高速频率切换功能，同时，由于设计方案合理，调试简单，易于实现工程化生产。
【专利说明】低相噪高速频率合成电路
【技术领域】
[0001]本实用新型涉及到频率合成技术，具体地说，是一种低相噪高速频率合成电路。
【背景技术】
[0002]现有的频率合成技术主要有三种，分别为直接频率合成、锁相频率合成和直接数字频率合成(DDS)。直接频率合成方案复杂、合成器频率步进较大，杂散电平较难控制，但其相位噪声极佳、频率切换时间极短。锁相频率合成器相位噪声一般，频率步进也不能做的太小，但其方案相对简单，杂散电平较易控制，频率切换时间受环路带宽影响大。直接数字频率合成器可以产生很小的频率步进，相位噪声较好，其杂散电平在一定频带内可以接受，但合成频段较低，杂散电平存在一定的随机性，不易发现和消除，频率切换时间较长。可以看出，无论单独采用哪一种频率合成技术，对于小频率步进频率合成器来说，极低相位噪声和高速频率切换两项指标都很难兼容。
实用新型内容
[0003]针对现有技术的不足，本实用新型提供一种先进的复合体制频率合成技术，使小步进频率合成器整体实现低杂散、低相位噪声和宽频段高速频率切换功能。
[0004]为达到上述目的，本实用新型表述一种低相噪高速频率合成电路，其关键在于:设置有参考源电路、DDS频率步进电路、小数分频锁相环电路和射频输出电路；
[0005]所述参考源电路包括用于产生参考信号的晶振单元，该晶振单元输出的参考信号经过第一低通滤波器后送入倍频器中，该倍频器的输出端经第一带通滤波器连接第一低噪放大器，该第一低噪放大器的输出端还连接有第二带通滤波器，所述第二带通滤波器输出DDS频率步进电路所需频率和功率的参考源信号；
[0006]所述DDS频率步进电路包括用于实现直接数字频率合成的DDS芯片，该DDS芯片接收所述参考源电路输出的参考源信号并输出小步进频率参考源，在该DDS芯片的输出端连接有变压器，变压器的输出信号依次经过第二低通滤波器、第二低噪放大器以及第一电阻衰减器后送入所述小数分频锁相环电路中；
[0007]所述小数分频锁相环电路包括鉴相器、环路滤波器、压控振荡器以及第二电阻衰减器，其中鉴相器接收所述DDS频率步进电路输出的小步进频率参考源信号，该鉴相器的一个输出端经环路滤波器控制所述压控振荡器，该压控振荡器输出的一路信号经所述第二电阻衰减器送入所述鉴相器的反馈端，从而形成闭环回路；该压控振荡器输出的另一路信号送入所述射频输出电路中；
[0008]所述射频输出电路包括第三低通滤波器、第三电阻衰减器和程控分频器，第三低通滤波器将所述小数分频锁相环电路输出的信号滤波后经第三电阻衰减器调整信号的功率，第三电阻衰减器输出的信号作为所述程控分频器的本振信号，通过该程控分频器输出所需的射频信号。
[0009]本方案合理采用了直接频率合成、锁相频率合成和直接数字频率合成的复合体制，此技术有效发挥了各种频率合成方式的优势，并将他们有效结合，最终形成该低相噪高速频率合成电路。
[0010]作为进一步描述，所述晶振单元输出40MHz的参考信号，所述倍频器型号为AMK-2-13+，该倍频器将40MHz的参考信号2倍频至80MHz并送入所述DDS频率步进电路中，所述小数分频锁相环电路输出的信号频率范围为1.5GHz?3GHz，所述射频输出电路输出的信号频率范围为375MHz?3GHz。
[0011]再进一步描述，所述DDS芯片采用型号为AD9854ASQ，变压器的型号为TC2-1T+，鉴相器的型号为ADF4153BRUZ，环路滤波器主要采用AD797ARZ，压控振荡器的型号为R0S-3200-419+，程控分频器采用 HMC905LP3E。
[0012]为了减少各电路之间的干扰，所述第一低通滤波器与第二低通滤波器均采用π型滤波电路，在电感的两端分别经两路电容接地，所述第三低通滤波器采用LFCN-3800+集成芯片。
[0013]为了保证信号放大质量，所述第一低噪放大器与第二低噪放大器均采用型号为ΑΒΑ-32563集成运放。
[0014]本实用新型的显著效果是:在宽频段输出条件，保证一定的杂散电平控制指标的前提下，同时实现了极低相位噪声和高速频率切换功能，同时，由于设计方案合理，调试简单，易于实现工程化生产。
【专利附图】
【附图说明】
[0015]图1是本实用新型的电路原理框图；
[0016]图2是图1中晶振单元到倍频器之间的电路原理图；
[0017]图3是图1中第一带通滤波器到第二带通滤波器之间的电路原理图；
[0018]图4是图1中DDS芯片的管脚分布图；
[0019]图5是图1中变压器到第一电阻衰减器之间的电路原理图；
[0020]图6是小数分频锁相环电路的电路原理图；
[0021 ]图7是射频输出电路的电路原理图。
【具体实施方式】
[0022]下面结合附图对本实用新型的【具体实施方式】以及工作原理作进一步详细说明。
[0023]如图1所不，一种低相噪闻速频率合成电路，设置有参考源电路、DDS频率步进电路、小数分频锁相环电路和射频输出电路；
[0024]所述参考源电路包括用于产生参考信号的晶振单元1，该晶振单元I输出的参考信号经过第一低通滤波器2后送入倍频器3中，该倍频器3的输出端经第一带通滤波器4连接第一低噪放大器5，该第一低噪放大器5的输出端还连接有第二带通滤波器6，所述第二带通滤波器6输出DDS频率步进电路所需频率和功率的参考源信号；
[0025]所述DDS频率步进电路包括用于实现直接数字频率合成的DDS芯片7，该DDS芯片7接收所述参考源电路输出的参考源信号并输出小步进频率参考源，在该DDS芯片7的输出端连接有变压器8，变压器8的输出信号依次经过第二低通滤波器9、第二低噪放大器10以及第一电阻衰减器11后送入所述小数分频锁相环电路中；
[0026]所述小数分频锁相环电路包括鉴相器12、环路滤波器13、压控振荡器14以及第二电阻衰减器15，其中鉴相器12接收所述DDS频率步进电路输出的小步进频率参考源信号，该鉴相器12的一个输出端经环路滤波器13控制所述压控振荡器14，该压控振荡器14输出的一路信号经所述第二电阻衰减器15送入所述鉴相器12的反馈端，从而形成闭环回路；该压控振荡器14输出的另一路信号送入所述射频输出电路中；
[0027]所述射频输出电路包括第三低通滤波器16、第三电阻衰减器17和程控分频器18，第三低通滤波器16将所述小数分频锁相环电路输出的信号滤波后经第三电阻衰减器17调整信号的功率，第三电阻衰减器17输出的信号作为所述程控分频器18的本振信号，通过该程控分频器18输出所需的射频信号。
[0028]如图2，图3所示，在本实施例中，所述晶振单元I采用高稳晶振，图中所示为U1，输出40MHz的参考信号，经过π型滤波电路构成的第一低通滤波器2送入倍频器3中，所述倍频器3型号为ΑΜΚ-2-13+，图中所示为U2，该倍频器3将40MHz的参考信号2倍频至80MHz，然后依次经过第一带通滤波器4、第一低噪放大器5以及第二带通滤波器6后，送入所述DDS频率步进电路中。这里的第一带通滤波器4和第二带通滤波器6所采用的电路结构相同，以第一带通滤波器4为例，电感L7与电容C8、电容C9并联接地构成第一级滤波电路，电容C3与电感L3串联构成第二级滤波电路，电感L5与电容C10、电容Cll并联接地构成第三级滤波电路，将第一级滤波电路、第二级滤波电路以及第三级滤波电路联合一起形成自制的带通滤波器，从而得到相对干净的信号，保证后级集成DDS芯片7的频率和功率应用。
[0029]如图4-图5所示，DDS芯片7采用型号为AD9854ASQ，图4中所示为U4，变压器8的型号为TC2-1T+，集成DDS芯片U4输出小步进频率信号，为了控制信号相位偏移量在可接受范围内，添加变压器U5，同时，为了优化信号得杂散电平，加入第二低通滤波器9对参考信号远端滤波，再经第二低噪放大器10将信号功率推大，再加第一电阻衰减器11将功率调整到适合小数分频锁相环电路的参考功率。从图5可以看出，第二低通滤波器9与第一低通滤波器2的电路结构相同，均采用π型滤波电路，在电感的两端分别经两路电容接地，电路中的低噪声放大器均采用ΑΒΑ-32563集成运放，以将信号功率推大并调整到适合后级鉴相器的功率范围。
[0030]从图6可以看出，鉴相器12的型号为ADF4153BRUZ，环路滤波器13主要采用AD797ARZ，压控振荡器14的型号为R0S-3200-419+，针对小数分频锁相环电路部分而言，因其参考源是由DDS提供的小步进信号，所以通过DDS的小步进变换来实现最终射频信号的小步进，这种方式对锁相环环路滤波器的带宽要求也很低，通过上述电路元件构建成的小数分频锁相环电路，其输出的信号频率范围为1.5GHz?3GHz。
[0031]从图7可以看出，为了扩宽信号的输出范围，在射频输出电路中加入了第三低通滤波器16和程控分频器18，其中第三低通滤波器16采用LFCN-3800+集成芯片，图中所示为UlI，程控分频器18采用HMC905LP3E，图中所示为U12，该分程控频器18可以实现1/2/4次分频，分频比由控制电平决定，最终实现的频率输出范围扩展到375MHz?3GHz。
[0032]整个电路控制部分可以采用高性能FPGA，加上良好的电磁兼容性设计，使产品在相位噪声、杂散电平控制、频率切换时间等关键技术指标上均达到了预期技术要求。
【权利要求】
1.一种低相噪高速频率合成电路，其特征在于:设置有参考源电路、DDS频率步进电路、小数分频锁相环电路和射频输出电路； 所述参考源电路包括用于产生参考信号的晶振单元(1)，该晶振单元(I)输出的参考信号经过第一低通滤波器(2)后送入倍频器(3)中，该倍频器(3)的输出端经第一带通滤波器(4)连接第一低噪放大器(5)，该第一低噪放大器(5)的输出端还连接有第二带通滤波器(6)，所述第二带通滤波器(6)输出DDS频率步进电路所需频率和功率的参考源信号； 所述DDS频率步进电路包括用于实现直接数字频率合成的DDS芯片(7)，该DDS芯片(7)接收所述参考源电路输出的参考源信号并输出小步进频率参考源，在该DDS芯片(7)的输出端连接有变压器(8)，变压器(8)的输出信号依次经过第二低通滤波器(9)、第二低噪放大器(10)以及第一电阻衰减器(11)后送入所述小数分频锁相环电路中； 所述小数分频锁相环电路包括鉴相器(12)、环路滤波器(13)、压控振荡器(14)以及第二电阻衰减器(15)，其中鉴相器(12)接收所述DDS频率步进电路输出的小步进频率参考源信号，该鉴相器(12)的一个输出端经环路滤波器(13)控制所述压控振荡器(14)，该压控振荡器(14)输出的一路信号经所述第二电阻衰减器(15)送入所述鉴相器(12)的反馈端，从而形成闭环回路；该压控振荡器(14)输出的另一路信号送入所述射频输出电路中； 所述射频输出电路包括第三低通滤波器(16)、第三电阻衰减器(17)和程控分频器(18)，第三低通滤波器(16)将所述小数分频锁相环电路输出的信号滤波后经第三电阻衰减器(17)调整信号的功率，第三电阻衰减器(17)输出的信号作为所述程控分频器(18)的本振信号，通过该程控分频器(18)输出所需的射频信号。
2.根据权利要求1所述的低相噪高速频率合成电路，其特征在于:所述晶振单元(I)输出40MHz的参考信号，所述倍频器(3)型号为AMK-2-13+，该倍频器(3)将40MHz的参考信号2倍频至80MHz并送入所述DDS频率步进电路中，所述小数分频锁相环电路输出的信号频率范围为1.5GHz?3GHz，所述射频输出电路输出的信号频率范围为375MHz?3GHz。
3.根据权利要求1或2所述的低相噪高速频率合成电路，其特征在于:所述DDS芯片(7)采用型号为AD9854ASQ，变压器⑶的型号为TC2-1T+，鉴相器(12)的型号为ADF4153BRUZ，环路滤波器(13)主要采用AD797ARZ，压控振荡器(14)的型号为R0S-3200-419+，程控分频器(18)采用 HMC905LP3E。
4.根据权利要求1或2所述的低相噪高速频率合成电路，其特征在于:所述第一低通滤波器(2)与第二低通滤波器(9)均采用π型滤波电路，在电感的两端分别经两路电容接地，所述第三低通滤波器(16)采用LFCN-3800+集成芯片。
5.根据权利要求1或2所述的低相噪高速频率合成电路，其特征在于:所述第一低噪放大器(5)与第二低噪放大器(10)均米用型号为ΑΒΑ-32563集成运放。
【文档编号】H03L7/08GK204180054SQ201420616468
【公开日】2015年2月25日 申请日期:2014年10月23日 优先权日:2014年10月23日
【发明者】冯晓东 申请人:重庆会凌电子新技术有限公司