一种电平转换器的制造方法
【专利摘要】本实用新型属于电子电路技术领域，提供了一种电平转换器。在本实用新型中，电平转换器包括第一级电平转换模块、第二级电平转换模块、第一开关管、第二开关管、第三开关管及第四开关管；当第一级电平转换模块的输入端电平发生变化时，第三开关管和第四开关管的开关状态发生改变，进而使第一开关管和第二开关管的开关状态发生改变，从而使第一级电平转换模块的第一节点电平和第二节点电平发生转变。由于第一开关管的开通速度较快以及第四开关管的输入端与电源相连接，使得第一级电平转换模块的第一节点和第二节点的电平转变较快，从而使第二级电平转换模块的输出端电平能够跟随输入端电平的变化而快速变化。
【专利说明】
一种电平转换器
技术领域
[0001]本实用新型属于电子电路技术领域，尤其涉及一种电平转换器。
【背景技术】
[0002]电平转换器是电路中的常见模块，其功能是将输入信号由低逻辑电平转换为高逻辑电平，或由高逻辑电平转换为低逻辑电平。
[0003]对于现有的一种实现将低逻辑电平转换为高逻辑电平的CMOS电平转换器，其电路结构如图1所示，该CMOS电平转换器包括第一级电平转换模块10和第二级电平转换模块20，第一级电平转换模块10的输入端为输入端X，第一级电平转换模块10的输出端A和B作为第二级电平转换模块20的输入端，第二级电平转换模块10的输出端为输出端Z。当输入端X电平由O变为电源电压VDD时，NMOS管NI和NMOS管N3先导通，之后PMOS管P3导通，节点A电平被下拉至VBIAS+VTHP (VBIAS为偏置电源电压，VTHP为PMOS管的阈值电压)，以使得PMOS管P2导通，在PMOS管P2导通之后需要将节点Al和节点BI间的寄生电容充满电后，节点B电平才会上升至VDD+VBIAS，而在节点A电平和节点B电平均跟随输入端X电平的变化而发生变化之后，第二级电平转换模块20的输出端Z电平才能根据此时节点A和节点B的电平值发生转变，SP在输入端X电平由O变为VDD之后，需要经过较长延时输出端Z电平才能由VBIAS变为VDD+VBIAS。同理，当输入端X电平由VDD变为O时，由于节点A和节点B电平的转变需要一定时间，因此输出端Z电平需要经过较长延时才能由VDD+VBIAS变为VBIAS。
[0004]因此，现有的CMOS电平转换器存在当其输入端电平发生变化之后，需要经过较长延时才能使其输出端电平发生转变的问题。
【实用新型内容】
[0005]本实用新型的目的在于提供一种电平转换器，旨在解决现有的CMOS电平转换器所存在的当其输入端电平发生变化之后，需要经过较长延时才能使其输出端电平发生转变的问题。
[0006]本实用新型是这样实现的，一种电平转换器，所述电平转换器包括第一级电平转换模块和第二级电平转换模块，所述第一级电平转换模块的第一节点和第二节点分别与第二级电平转换模块的第一节点和第二节点相连接，所述第一级电平转换模块的第一电源端、第二电源端及第三电源端分别与不同的电源相连接，所述第一级电平转换模块的接地端与电源地相连接，所述第二级电平转换模块的第一电源端和第二电源端分别与不同的电源相连接;所述第一级电平转换模块的第一电源端和第二电源端分别与所述第二级电平转换模块的第一电源端和第二电源端相连接;所述第二级电平转换模块的输出端电平根据所述第一级电平转换模块的第一节点电平和第二节点电平的转变而发生转变;所述电平转换器还包括第一开关管、第二开关管、第三开关管及第四开关管；
[0007]所述第一开关管的驱动端、输入端及输出端分别与所述第一级电平转换模块的第三节点、第一节点及第二电源端相连接;所述第二开关管的驱动端、输入端及输出端分别与所述第一级电平转换模块的第四节点、第二节点及第二电源端相连接;所述第三开关管的驱动端、输入端及输出端分别与所述第一级电平转换模块的输入端、第三电源端及第五节点相连接;所述第四开关管的驱动端、输入端及输出端分别与所述第一级电平转换模块的第六节点、第三电源端及第七节点相连接；
[0008]当所述第一级电平转换模块的输入端电平发生变化时，所述第三开关管和所述第四开关管的开关状态发生改变，进而使所述第一开关管和所述第二开关管的开关状态发生改变，从而使所述第一级电平转换模块的第一节点电平和第二节点电平发生转变。
[0009]在本实用新型中，电平转换器包括第一级电平转换模块、第二级电平转换模块、第一开关管、第二开关管、第三开关管及第四开关管；当第一级电平转换模块的输入端电平发生变化时，第三开关管和第四开关管的开关状态发生改变，进而使第一开关管和第二开关管的开关状态发生改变，从而使第一级电平转换模块的第一节点电平和第二节点电平发生转变，第二级电平转换模块的输出端电平根据第一级电平转换模块的第一节点电平和第二节点电平的转变而发生转变。由于第一开关管的开通速度较快以及第四开关管的输入端与电源相连接，使得第一级电平转换模块的第一节点和第二节点的电平转变较快，从而使第二级电平转换模块的输出端电平能够跟随输入端电平的变化而快速变化。
【附图说明】
[0010]图1是本实用新型【背景技术】所提供的电平转换器的结构示意图；
[0011]图2是本实用新型实施例提供的电平转换器的结构示意图；
[0012]图3是本实用新型另一实施例提供的电平转换器的结构示意图；
[0013]图4是本实用新型另一实施例提供的电平转换器的结构示意图；
[0014]图5是本实用新型另一实施例提供的电平转换器的结构示意图。
【具体实施方式】
[0015]为了使本实用新型的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本实用新型进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本实用新型，并不用于限定本实用新型。
[0016]图2示出了本实用新型实施例提供的电平转换器的结构，为了便于说明，仅示出了与本实用新型实施例相关的部分，详述如下:
[0017]电平转换器包括第一级电平转换模块100和第二级电平转换模块200，第一级电平转换模块100的第一节点YB和第二节点Y分别与第二级电平转换模块200的第一节点和第二节点相连接，第一级电平转换模块100的第一电源端、第二电源端及第三电源端分别与不同的电源相连接，第一级电平转换模块100的接地端与电源地相连接，第二级电平转换模块200的第一电源端和第二电源端分别与不同的电源相连接;第一级电平转换模块100的第一电源端和第二电源端分别与第二级电平转换模块200的第一电源端和第二电源端相连接；第二级电平转换模块200的输出端Z电平根据第一级电平转换模块100的第一节点YB电平和第二节点Y电平的转变而发生转变；上述电平转换器还包括第一开关管300、第二开关管400、第三开关管500及第四开关管600。
[0018]第一开关管300的驱动端、输入端及输出端分别与第一级电平转换模块100的第三节点NB2、第一节点YB及第二电源端相连接;第二开关管400的驱动端、输入端及输出端分别与第一级电平转换模块100的第四节点NBl、第二节点Y及第二电源端相连接;第三开关管500的驱动端、输入端及输出端分别与第一级电平转换模块100的输入端X、第三电源端及第五节点NA2相连接;第四开关管600的驱动端、输入端及输出端分别与第一级电平转换模块100的第六节点、第三电源端及第七节点NAl相连接。
[0019]当第一级电平转换模块100的输入端X电平发生变化时，第三开关管500和第四开关管600的开关状态发生改变，进而使第一开关管300和第二开关管400的开关状态发生改变，从而使第一级电平转换模块100的第一节点YB电平和第二节点Y电平发生转变。
[0020]具体的，第一级电平转换模块100的第一电源端、第二电源端及第三电源端分别与第一电源VCC1、第二电源VCC2及第三电源VCC3相连接;第二级电平转换模块200的第一电源端和第二电源端分别与第一电源VCCl和第二电源VCC2相连接。其中，第一电源VCCl为供电电源，第二电源VCC2为偏置电源，供电电源的电压值大于偏置电源的电压值，第三电源VCC3的电压值为第一电源VCCl的电压值与第二电源VCC2的电压值之和。
[0021]具体的，第一开关管300为第一PMOS管MPl，第一PMOS管MPl的栅极、源极及漏极分别为第一开关管300的驱动端、输入端及输出端；第二开关管400为第二PMOS管MP2，第二PMOS管MP2的栅极、源极及漏极分别为第二开关管400的驱动端、输入端及输出端;第三开关管500为第三PMOS管MP3，第三PMOS管MP3的栅极、源极及漏极分别为第三开关管500的驱动端、输入端及输出端;第四开关管600为第四PMOS管MP4，第四PMOS管MP4的栅极、源极及漏极分别为第四开关管600的驱动端、输入端及输出端。
[0022]作为本实用新型一实施例，如图3所示，第一级电平转换模块100包括第五开关管101、第六开关管102、第七开关管103、第八开关管104、第九开关管105、第十开关管106、第十一开关管107、第十二开关管108及第一反相器109。
[0023]第五开关管101的驱动端与第一反相器109的输入端共接形成第一级电平转换模块100的输入端X，第五开关管101的输出端与第六开关管102的输出端共接形成第一级电平转换模块100的接地端，第五开关管101的输入端与第七开关管103的输出端共接形成第一级电平转换模块100的第五节点NA2，第六开关管102的驱动端与第一反相器109的输出端共接形成第一级电平转换模块100的第六节点，第六开关管102的输入端与第八开关管104的输出端共接形成第一级电平转换模块100的第七节点NAl，第七开关管103的驱动端与第八开关管104的驱动端共接形成第一级电平转换模块100的第三电源端，第七开关管103的输入端与第九开关管105的输出端共接形成第一级电平转换模块100的第三节点NB2，第八开关管104的输入端与第十开关管106的输出端共接形成第一级电平转换模块100的第四节点NBl，第九开关管105的驱动端与第十开关管106的驱动端共接形成第一级电平转换模块100的第二电源端，第九开关管105的输入端、第十一开关管107的输出端及第十二开关管108的驱动端共接形成第一级电平转换模块100的第一节点YB，第十开关管106的输入端、第十一开关管107的驱动端及第十二开关管108的输出端共接形成第一级电平转换模块100的第二节点Y，第十一开关管107的输入端与第十二开关管108的输入端共接形成第一级电平转换模块100的第一电源端。
[0024]具体的，第五开关管101为第一匪OS管MNl，第一NMOS管MNl的栅极、源极及漏极分别为第五开关管101的驱动端、输出端及输入端；第六开关管102为第二匪OS管MN2，第二NMOS管MN2的栅极、源极及漏极分别为第六开关管102的驱动端、输出端及输入端;第七开关管103为第三NMOS管MN3，第三匪OS管MN3的栅极、源极及漏极分别为第七开关管103的驱动端、输出端及输入端;第八开关管104为第四NMOS管MN4，第四NMOS管MN4的栅极、源极及漏极分别为第八开关管104的驱动端、输出端及输入端;第九开关管105为第五PMOS管MP5，第五PMOS管MP5的栅极、源极及漏极分别为第九开关管105的驱动端、输入端及输出端;第十开关管106为第六PMOS管MP6，第六PMOS管MP6的栅极、源极及漏极分别为第十开关管106的驱动端、输入端及输出端;第i^一开关管107为第七PMOS管MP7，第七PMOS管MP7的栅极、源极及漏极分别为第十一开关管107的驱动端、输入端及输出端；第十二开关管108为第八PMOS管MP8，第八PMOS管MP8的栅极、源极及漏极分别为第十二开关管108的驱动端、输入端及输出端。
[0025]作为本实用新型一实施例，如图3所示，第二级电平转换模块200包括第十三开关管201、第十四开关管202、第十五开关管203、第十六开关管204、第十七开关管205及第十八开关管206。
[0026]第十三开关管201的输入端与第十四开关管202的输入端共接形成第二级电平转换模块200的第一电源端，第十三开关管201的驱动端与第十五开关管203的驱动端共接形成第二级电平转换模块200的第二节点，第十四开关管202的驱动端与第十六开关管204的驱动端共接形成第二级电平转换模块200的第一节点，第十三开关管201的输出端与第十五开关管203的输入端共接于第十八开关管206的驱动端，第十四开关管202的输出端、第十六开关管204的输入端及第十七开关管205的驱动端共接形成第二级电平转换模块200的输出端Z，第十五开关管203的输出端与第十七开关管205的输入端相连接，第十六开关管204的输出端与第十八开关管206的输入端相连接，第十七开关管205的输出端与第十八开关管206的输出端共接形成第二级电平转换模块200的第二电源端。
[0027]具体的，第十三开关管201为第九PMOS管MP9，第九PMOS管MP9的栅极、源极及漏极分别为第十三开关管201的驱动端、输入端及输出端;第十四开关管202为第十PMOS管MPlO，第十PMOS管MPlO的栅极、源极及漏极分别为第十四开关管202的驱动端、输入端及输出端；第十五开关管203为第五NMOS管MN5，第五NMOS管MN5的栅极、源极及漏极分别为第十五开关管203的驱动端、输出端及输入端;第十六开关管204为第六NMOS管MN6，第六NMOS管MN6的栅极、源极及漏极分别为第十六开关管204的驱动端、输出端及输入端;第十七开关管205为第七匪OS管MN7，第七NMOS管MN7的栅极、源极及漏极分别为第十七开关管205的驱动端、输出端及输入端;第十八开关管206为第八NMOS管MN8，第八NMOS管MN8的栅极、源极及漏极分别为第十八开关管206的驱动端、输出端及输入端。
[0028]以下结合图3对电平转换器的工作原理进行说明，详述如下:
[0029]当第一级电平转换模块100的输入端X电平由O变为VDD时(VDD为第三电源VCC3的电压值)，第三开关管500关断，第五开关管101和第七开关管103均导通，使得第一开关管300的栅极电压为O，第一开关管300快速导通，使第一节点YB电平变为VBIAS( VBIAS为第二电源VCC2的电压值)，第十二开关管108导通。而在第一级电平转换模块100的输入端X电平变化之后、第一节点YB电平变化之前，第六开关管102关断，第四开关管600、第八开关管104及第十开关管106均导通，由于第四开关管600的源极与第三电源VCC3相连接，因此，第七节点NAl电平变为VDD，第四节点NBl电平变为VDD-VTHN(VTHN为NMOS管的阈值电压)，第二开关管400关断，随着第一节点YB电平的变化以及第十二开关管108的导通，且第四节点NBl电平已变为VDD-VTHN，因此，第二节点Y电平快速变为VDD+VBIAS(VDD+VBIAS为第一电源VCCl电压值)。对于第二级电平转换模块200，在第一级电平转换模块100的第一节点YB电平变为VBIAS和第二节点Y电平变为VDD+VBIAS之后，第十三开关管201和第十六开关管204均关断，第十四开关管202导通，继而第十五开关管203和第十七开关管205均导通，第十八开关管206关断，第二级电平转换模块200的输出端Z电平变为VDD+VBIAS。
[0030]与图1中的电平转换器电路相比较，当第一级电平转换模块100的输入端X电平由O变为VDD时，图3中第一节点YB电平的变化速度比图1中节点A电平的变化速度更快，图3中第二节点Y电平的变化速度比图1中节点B电平的变化速度更快，图3中输出端Z电平的变化速度比图1中输出端Z电平的变化速度也更快。理由为:图1中PMOS开关管P3的导通使得节点A电平发生变化，在PMOS开关管P3导通之前，PMOS开关管P3的栅极电压为偏置电源电压VBIAS;而图3中，第一开关管300 (即第一 PMOS管MPl)的导通使得第一节点YB电平发生变化，在第一开关管300导通之前，第一开关管300的栅极电压为O，而其源极电压与图1中PMOS开关管P3的源极电压相同，因此，第一开关管300的驱动电压比PMOS开关管P3的驱动电压更大，因此图3中第一开关管300的导通速度比图1中PMOS开关管P3的导通速度更快，因此，图3中第一节点YB电平的变化速度比图1中节点A电平的变化速度更快。对于图1中节点B电平的变化，在PMOS管P2导通之后需要将Al节点和BI节点间的寄生电容充满电后，节点B电平才会上升至VDD+VBIAS;而图3中，在第十二开关管108导通之前，第四节点NBl电平已上升至VDD-VTHN，因此第十二开关管108导通之后，第二节点Y电平可快速上升至VDD+VBIAS，节省了第十二开关管108导通之后为寄生电容充电的时间，因此，图3中第二节点Y电平的变化速度比图1中节点B电平的变化速度更快。综上，图3中输出端Z电平的变化速度比图1中输出端Z电平的变化速度更快。
[0031]当第一级电平转换模块100的输入端X电平由VDD变为O时，第四开关管600关断，第六开关管102和第八开关管104均导通，使得第二开关管400的栅极电压为0，第二开关管400快速导通，使第二节点Y电平变为VBIAS，第十一开关管107导通。而在第一级电平转换模块100的输入端X电平变化之后、第二节点Y电平变化之前，第五开关管101关断，第三开关管500、第七开关管103及第九开关管105均导通，由于第四开关管600的源极与第三电源VCC3相连接，因此，第五节点NA2电平变为VDD，第三节点NB2电平变为VDD-VTHN (VTHN为NMOS管的阈值电压)，第一开关管300关断，随着第二节点Y电平的变化以及第十一开关管107的导通，且第三节点NB2电平已变为VDD-VTHN，因此，第一节点Y B电平快速变为VDD+VBIAS。对于第二级电平转换模块200，在第一级电平转换模块100的第一节点YB电平变为VDD+VBIAS和第二节点Y电平变为VBIAS之后，第十三开关管201导通，第十四开关管202和第十五开关管203均关断，继而第十六开关管204和第十八开关管206均导通，第十七开关管205关断，第二级电平转换模块200的输出端Z电平变为VBIAS。
[0032]与图1中的电平转换器电路相比较，当第一级电平转换模块100的输入端X电平由VDD变为O时，图3中第一节点YB电平的变化速度比图1中节点A电平的变化速度更快，图3中第二节点Y电平的变化速度比图1中节点B电平的变化速度更快，图3中输出端Z电平的变化速度比图1中输出端Z电平的变化速度也更快。具体理由同第一级电平转换模块100的输入端X电平由O变为VDD时的理由，在此不再赘述。
[0033]作为本实用新型另一实施例，如图4所示，电平转换器还包括欠压支撑模块700。
[0034]欠压支撑模块700的第一输入端与第一级电平转换模块100的输入端X相连接，欠压支撑模块700的第二输入端接收欠压指示信号，欠压支撑模块700的电源端、接地端、第一连接端及第二连接端分别与第一级电平转换模块100的第三电源端、接地端、第一节点YB及第二节点Y相连接。
[0035]欠压支撑模块700根据欠压指示信号和第一输入端的电平使第一连接端的电平或第二连接端的电平与电源地的电平相同。
[0036]具体的，当电平转换器所连接的第三电源VCC3的电压值降低时，电平转换器工作在欠压工作模式，欠压指示信号由欠压支撑模块700的第二输入端输入，欠压指示信号为低电平。
[0037]作为本实用新型一实施例，如图5所示，欠压支撑模块700包括欠压指示单元701、第一欠压支撑单元702及第二欠压支撑单元703。
[0038]欠压指示单元701的第一输入端和第二输入端分别为欠压支撑模块700的第一输入端和第二输入端，欠压指示单元701的第一输出端和第二输出端分别与第一欠压支撑单元702的输入端和第二欠压支撑单元703的输入端相连接，第一欠压支撑单元702的电源端、接地端及连接端分别为欠压支撑模块700的电源端、接地端及第一连接端，第二欠压支撑单元703的电源端、接地端及连接端分别为欠压支撑模块700的电源端、接地端及第二连接端。
[0039]作为本实用新型一实施例，如图5所示，欠压指示单元701包括第二反相器G1、第三反相器G2、第一与门G3及第二与门G4。
[0040]第二反相器Gl的输入端与第二与门G4的第一输入端共接形成欠压指示单元701的第一输入端，第三反相器G2的输入端为欠压指示单元701的第二输入端，第二反相器Gl的输出端与第一与门G3的第一输入端相连接，第三反相器G2的输出端与第二与门G4的第二输入端共接于第一与门G3的第二输入端，第一与门G3的输出端和第二与门G4的输出端分别为欠压指示单元701的第二输出端和第一输出端。
[0041 ]作为本实用新型一实施例，如图5所示，第一欠压支撑单元702包括第十九开关管711和第二十开关管712。
[0042]第十九开关管711的驱动端和输出端分别为第一欠压支撑单元702的输入端和接地端，第十九开关管711的输入端与第二十开关管712的输出端相连接，第二十开关管712的驱动端和输入端分别为第一欠压支撑单元702的电源端和连接端。
[0043]具体的，第十九开关管711为第九匪OS管丽9，第九NMOS管丽9的栅极、源极及漏极分别为第十九开关管711的驱动端、输出端及输入端;第二十开关管712为第十匪OS管MN10，第十NMOS管MNlO的栅极、源极及漏极分别为第二十开关管712的驱动端、输出端及输入端。
[0044]作为本实用新型一实施例，如图5所示，第二欠压支撑单元703包括第二十一开关管721和第二十二开关管722。
[0045]第二十一开关管721的驱动端和输出端分别为第二欠压支撑单元703的输入端和接地端，第二十一开关管721的输入端与第二十二开关管722的输出端连接，第二十二开关管722的驱动端和输入端分别为第二欠压支撑单元703的电源端和连接端。
[0046]具体的，第二^^一开关管721为第^^一匪OS管MNl I，第^^一NMOS管MNl I的栅极、源极及漏极分别为第二十一开关管721的驱动端、输出端及输入端;第二十二开关管722为第十二 NMOS管MN12，第十二 NMOS管MN12的栅极、源极及漏极分别为第二十二开关管722的驱动端、输出端及输入端。
[0047]以下结合图5对工作在欠压模式下的电平转换器的工作原理进行说明，详述如下:
[0048]当第三电源VCC3的电压值降低时，欠压指示信号的电平为O。此时若第一级电平转换模块100的输入端X电平为O，则第二欠压支撑单元703工作而第一欠压支撑单元702不工作，相反，若第一级电平转换模块100的输入端X电平为第三电源VCC3的电压值，则第一欠压支撑单元702工作而第二欠压支撑单元703不工作。当第一级电平转换模块100的输入端X电平为第三电源VCC3的电压值时，第二^^一开关管721和第二十二开关管722均关断，第十九开关管711和第二十开关管712均导通，使得第一节点YB电平为0，电路中其他开关管的开关状态以及节点电平与图3中当输入端X电平由O变为VDD之后各开关管的开关状态及节点电平相同。当输入端X电平为O时，第十九开关管711和第二十开关管712均关断，第二十一开关管721和第二十二开关管722均导通，使得第二节点Y电平为0，电路中其他开关管的开关状态以及节点电平与图3中当输入端X电平由VDD变为O之后各开关管的开关状态及节点电平相同。
[0049]对于不存在欠压支撑模块700的图3中的电平转换器电路，假设第三电源VCC3的电压值由VDD降低至VDD/2，第二电源VCC2的电压值VBIAS降低至O，则第一电源VCCl的电压值变为VDD/2+VBIAS = VDD/2。当输入端X电平为第三电源VCC3电压值VDD/2时，第一节点YB电平为VBIAS+VTHP = VTHP(VTHP为PMOS管的阈值电压)，此时对于第二级电平转换模块200中的第十四开关管202，其栅极电压为VBIAS+VTHP = VTHP，源极电压为VDD/2+VBIAS = VDD/2，因此其驱动电压为VDD/2-VTHP，可能会小于PMOS管的阈值电压，造成第十四开关管202无法导通，因此第二级电平转换模块200无法工作，其输出端Z信号输出错误。而加入欠压支撑模块700之后，如图5中所示的电平转换器电路，当输入端X电平为VDD/2时，第一节点YB电平为0，则第十四开关管202的驱动电压为VDD/2+VBIAS = VDD/2，第十四开关管202可以导通，第二级电平转换模块200能够正常工作。当输入端X电平为O时，无欠压支撑模块700的电平转换器电路无法工作的原理以及加入欠压支撑模块700之后电平转换器电路正常工作的原理与输入端X电平为VDD/2时的相应原理相同，在此不再赘述。因此，相比于图3中的电平转换器电路，图5中所示的电平转换器电路增加了欠压支撑模块700，在第三电源VCC3电压降低时，图5所示的电平转换器电路仍可正常工作。
[0050]在本实用新型实施例中，电平转换器包括第一级电平转换模块、第二级电平转换模块、第一开关管、第二开关管、第三开关管及第四开关管；当第一级电平转换模块的输入端电平发生变化时，第三开关管和第四开关管的开关状态发生改变，进而使第一开关管和第二开关管的开关状态发生改变，从而使第一级电平转换模块的第一节点电平和第二节点电平发生转变，第二级电平转换模块的输出端电平根据第一级电平转换模块的第一节点电平和第二节点电平的转变而发生转变。由于第一开关管的开通速度较快以及第四开关管的输入端与电源相连接，使得第一级电平转换模块的第一节点和第二节点的电平转变较快，从而使第二级电平转换模块的输出端电平能够跟随输入端电平的变化而快速变化。
[0051]以上所述仅为本实用新型的较佳实施例而已，并不用以限制本实用新型，凡在本实用新型的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本实用新型的保护范围之内。
【主权项】
1.一种电平转换器，所述电平转换器包括第一级电平转换模块和第二级电平转换模块，所述第一级电平转换模块的第一节点和第二节点分别与第二级电平转换模块的第一节点和第二节点相连接，所述第一级电平转换模块的第一电源端、第二电源端及第三电源端分别与不同的电源相连接，所述第一级电平转换模块的接地端与电源地相连接，所述第二级电平转换模块的第一电源端和第二电源端分别与不同的电源相连接;所述第一级电平转换模块的第一电源端和第二电源端分别与所述第二级电平转换模块的第一电源端和第二电源端相连接;所述第二级电平转换模块的输出端电平根据所述第一级电平转换模块的第一节点电平和第二节点电平的转变而发生转变;其特征在于，所述电平转换器还包括第一开关管、第二开关管、第三开关管及第四开关管； 所述第一开关管的驱动端、输入端及输出端分别与所述第一级电平转换模块的第三节点、第一节点及第二电源端相连接;所述第二开关管的驱动端、输入端及输出端分别与所述第一级电平转换模块的第四节点、第二节点及第二电源端相连接;所述第三开关管的驱动端、输入端及输出端分别与所述第一级电平转换模块的输入端、第三电源端及第五节点相连接;所述第四开关管的驱动端、输入端及输出端分别与所述第一级电平转换模块的第六节点、第三电源端及第七节点相连接； 当所述第一级电平转换模块的输入端电平发生变化时，所述第三开关管和所述第四开关管的开关状态发生改变，进而使所述第一开关管和所述第二开关管的开关状态发生改变，从而使所述第一级电平转换模块的第一节点电平和第二节点电平发生转变。2.如权利要求1所述的电平转换器，其特征在于，所述第一级电平转换模块包括第五开关管、第六开关管、第七开关管、第八开关管、第九开关管、第十开关管、第十一开关管、第十二开关管及第一反相器； 所述第五开关管的驱动端与所述第一反相器的输入端共接形成所述第一级电平转换模块的输入端，所述第五开关管的输出端与所述第六开关管的输出端共接形成所述第一级电平转换模块的接地端，所述第五开关管的输入端与所述第七开关管的输出端共接形成所述第一级电平转换模块的第五节点，所述第六开关管的驱动端与所述第一反相器的输出端共接形成所述第一级电平转换模块的第六节点，所述第六开关管的输入端与所述第八开关管的输出端共接形成所述第一级电平转换模块的第七节点，所述第七开关管的驱动端与所述第八开关管的驱动端共接形成所述第一级电平转换模块的第三电源端，所述第七开关管的输入端与所述第九开关管的输出端共接形成所述第一级电平转换模块的第三节点，所述第八开关管的输入端与所述第十开关管的输出端共接形成所述第一级电平转换模块的第四节点，所述第九开关管的驱动端与所述第十开关管的驱动端共接形成所述第一级电平转换模块的第二电源端，所述第九开关管的输入端、所述第十一开关管的输出端及所述第十二开关管的驱动端共接形成所述第一级电平转换模块的第一节点，所述第十开关管的输入端、所述第十一开关管的驱动端及所述第十二开关管的输出端共接形成所述第一级电平转换模块的第二节点，所述第十一开关管的输入端与所述第十二开关管的输入端共接形成所述第一级电平转换模块的第一电源端。3.如权利要求1所述的电平转换器，其特征在于，所述第二级电平转换模块包括第十三开关管、第十四开关管、第十五开关管、第十六开关管、第十七开关管及第十八开关管； 所述第十三开关管的输入端与所述第十四开关管的输入端共接形成所述第二级电平转换模块的第一电源端，所述第十三开关管的驱动端与所述第十五开关管的驱动端共接形成所述第二级电平转换模块的第二节点，所述第十四开关管的驱动端与所述第十六开关管的驱动端共接形成所述第二级电平转换模块的第一节点，所述第十三开关管的输出端与所述第十五开关管的输入端共接于所述第十八开关管的驱动端，所述第十四开关管的输出端、所述第十六开关管的输入端及所述第十七开关管的驱动端共接形成所述第二级电平转换模块的输出端，所述第十五开关管的输出端与所述第十七开关管的输入端相连接，所述第十六开关管的输出端与所述第十八开关管的输入端相连接，所述第十七开关管的输出端与所述第十八开关管的输出端共接形成所述第二级电平转换模块的第二电源端。4.如权利要求1所述的电平转换器，其特征在于，所述第一开关管为第一PMOS管，所述第一 PMOS管的栅极、源极及漏极分别为所述第一开关管的驱动端、输入端及输出端； 所述第二开关管为第二PMOS管，所述第二PMOS管的栅极、源极及漏极分别为所述第二开关管的驱动端、输入端及输出端； 所述第三开关管为第三PMOS管，所述第三PMOS管的栅极、源极及漏极分别为所述第三开关管的驱动端、输入端及输出端； 所述第四开关管为第四PMOS管，所述第四PMOS管的栅极、源极及漏极分别为所述第四开关管的驱动端、输入端及输出端。5.如权利要求1所述的电平转换器，其特征在于，所述电平转换器还包括欠压支撑模块； 所述欠压支撑模块的第一输入端与所述第一级电平转换模块的输入端相连接，所述欠压支撑模块的第二输入端接收欠压指示信号，所述欠压支撑模块的电源端、接地端、第一连接端及第二连接端分别与所述第一级电平转换模块的第三电源端、接地端、第一节点及第二节点相连接； 所述欠压支撑模块根据所述欠压指示信号和所述第一输入端的电平使所述第一连接端的电平或所述第二连接端的电平与电源地的电平相同。6.如权利要求5所述的电平转换器，其特征在于，所述欠压支撑模块包括欠压指示单元、第一欠压支撑单元及第二欠压支撑单元； 所述欠压指示单元的第一输入端和第二输入端分别为所述欠压支撑模块的第一输入端和第二输入端，所述欠压指示单元的第一输出端和第二输出端分别与所述第一欠压支撑单元的输入端和所述第二欠压支撑单元的输入端相连接，所述第一欠压支撑单元的电源端、接地端及连接端分别为所述欠压支撑模块的电源端、接地端及第一连接端，所述第二欠压支撑单元的电源端、接地端及连接端分别为所述欠压支撑模块的电源端、接地端及第二连接端。7.如权利要求6所述的电平转换器，其特征在于，所述欠压指示单元包括第二反相器、第三反相器、第一与门及第二与门； 所述第二反相器的输入端与所述第二与门的第一输入端共接形成所述欠压指示单元的第一输入端，所述第三反相器的输入端为所述欠压指示单元的第二输入端，所述第二反相器的输出端与所述第一与门的第一输入端相连接，所述第三反相器的输出端与所述第二与门的第二输入端共接于所述第一与门的第二输入端，所述第一与门的输出端和所述第二与门的输出端分别为所述欠压指示单元的第二输出端和第一输出端。8.如权利要求6所述的电平转换器，其特征在于，所述第一欠压支撑单元包括第十九开关管和第二十开关管； 所述第十九开关管的驱动端和输出端分别为所述第一欠压支撑单元的输入端和接地端，所述第十九开关管的输入端与所述第二十开关管的输出端相连接，所述第二十开关管的驱动端和输入端分别为所述第一欠压支撑单元的电源端和连接端。9.如权利要求6所述的电平转换器，其特征在于，所述第二欠压支撑单元包括第二十一开关管和第二十二开关管； 所述第二十一开关管的驱动端和输出端分别为所述第二欠压支撑单元的输入端和接地端，所述第二十一开关管的输入端与所述第二十二开关管的输出端连接，所述第二十二开关管的驱动端和输入端分别为所述第二欠压支撑单元的电源端和连接端。
【文档编号】H03K19/0185GK205693647SQ201620560657
【公开日】2016年11月16日
【申请日】2016年6月12日 公开号201620560657.8, CN 201620560657, CN 205693647 U, CN 205693647U, CN-U-205693647, CN201620560657, CN201620560657.8, CN205693647 U, CN205693647U
【发明人】于泽
【申请人】深圳芯启航科技有限公司