一种超宽带高性能单刀双掷开关芯片的制作方法
【专利摘要】本实用新型属于电子通信技术领域，尤其涉及一种超宽带高性能单刀双掷开关芯片。本实用新型所要解决的技术问题是提供一种用以满足在超宽带应用场景下能保持高性能的超宽带高性能单刀双掷开关芯片，包括第一P型MOS管Q1、第二P型MOS管Q2、第三P型MOS管Q3、第四P型MOS管Q4、第一接地GND、第二接地GND、射频输入IN、第一射频输出OUT1、第二射频输出OUT2、第一逻辑控制电平VC1、第二逻辑控制电平VC2。本实用新型增加快速清零结构，让开关速度显著减小，提高系统效率。
【专利说明】
一种超宽带高性能单刀双掷开关芯片
技术领域
[0001]本实用新型属于电子通信技术领域，尤其涉及一种超宽带高性能单刀双掷开关芯片。
【背景技术】
[0002]根据频率划分，毫米波一般指的是波长介于Imm?1mm的电磁波，随着无线通信的发展，射频开关得到了广泛的应用，如雷达/基站信号收发系统、测试仪表仪器。在此前提下，人们对于射频开关提出了越来越高的要求，如超宽带、低插损声、高隔离度、多通道和小型化等。
[0003]单刀双掷开关(SPDT，Single Pole Double Throw)是用作射频信号通路选择的器件，应用于雷达、基站、仪表仪器等广品。因此，超宽带、尚性能的射频开关，对于提尚系统性能起到了关键性的作用。
【实用新型内容】
[0004]本实用新型所要解决的技术问题是提供一种用以满足在超宽带应用场景下能保持高性能的超宽带高性能单刀双掷开关芯片。
[0005]本实用新型解决其技术问题所采用的技术方案是:一种超宽带高性能单刀双掷开关芯片，包括第一P型MOS管Ql、第二P型MOS管Q2、第三P型MOS管Q3、第四P型MOS管Q4、第一接地GND、第二接地GND、射频输入IN、第一射频输出OUT1、第二射频输出0UT2、第一逻辑控制电平VCl、第二逻辑控制电平VC2 ；
[0006]所述第一 P型MOS管Ql、第二 P型MOS管Q2、第三P型MOS管Q3、第四P型MOS管Q4均具有栅极、漏极、源极，所述第一 P型MOS管Ql的源极与第一接地GND连接，所述第一P型MOS管Ql的漏极与第二 P型MOS管Q2的漏极连接，所述第二 P型MOS管Q2的源极与第三P型MOS管Q3的源极连接，所述第三P型MOS管Q3的漏极与第四P型MOS管Q4的漏极连接，所述第四P型MOS管Q4的源极与第二接地GND连接；
[0007]所述第一 P型MOS管Ql、第三P型MOS管Q3的栅极分别与第一逻辑控制电平VCl连接，所述第二 P型MOS管Q2、第四P型MOS管Q4的栅极分别与第二逻辑控制电平VC2连接；
[0008]所述射频输入IN连接在第二P型MOS管Q2的源极与第三P型MOS管Q3的源极之间，所述第一射频输出OUTl连接在第一 P型MOS管Ql的漏极与第二 P型MOS管Q2的漏极之间，所述第二射频输出0UT2连接在第三P型MOS管Q3的漏极与第四P型MOS管Q4的漏极之间。
[0009]实用新型的有益效果是:本实用新型增加快速清零结构，让开关速度显著减小，提高系统效率。
【附图说明】
[0010]图1是本实用新型的电路示意图。
【具体实施方式】
[0011]下面结合附图和实施例对本实用新型进一步说明。
[0012]如图1所示，本实用新型的一种超宽带高性能单刀双掷开关芯片，包括第一P型MOS管Ql、第二 P型MOS管Q2、第三P型MOS管Q3、第四P型MOS管Q4、第一接地GND、第二接地GND、射频输入IN、第一射频输出OUTl、第二射频输出0UT2、第一逻辑控制电平VCl、第二逻辑控制电平 VC2;
[0013]所述第一 P型MOS管Ql、第二 P型MOS管Q2、第三P型MOS管Q3、第四P型MOS管Q4均具有栅极、漏极、源极，所述第一 P型MOS管Ql的源极与第一接地GND连接，所述第一P型MOS管Ql的漏极与第二 P型MOS管Q2的漏极连接，所述第二 P型MOS管Q2的源极与第三P型MOS管Q3的源极连接，所述第三P型MOS管Q3的漏极与第四P型MOS管Q4的漏极连接，所述第四P型MOS管Q4的源极与第二接地GND连接；
[0014]所述第一 P型MOS管Ql、第三P型MOS管Q3的栅极分别与第一逻辑控制电平VCl连接，所述第二 P型MOS管Q2、第四P型MOS管Q4的栅极分别与第二逻辑控制电平VC2连接；
[0015]所述射频输入IN连接在第二P型MOS管Q2的源极与第三P型MOS管Q3的源极之间，所述第一射频输出OUTl连接在第一 P型MOS管Ql的漏极与第二 P型MOS管Q2的漏极之间，所述第二射频输出0UT2连接在第三P型MOS管Q3的漏极与第四P型MOS管Q4的漏极之间。
[0016]本实用新型采用-5V/0V电平逻辑控制；当第一逻辑控制电平VCl为-5V、第二逻辑控制电平VC2为OV时，第一 P型MOS管Ql、第三P型MOS管Q3关闭、第二 P型MOS管Q2、第四P型MOS管Q4导通，控制选通通道1，射频信号从射频输入IN进过经导通的第二 P型MOS管Q2流向第一射频输出OUTl;当第一逻辑控制电平VCl为0V、第二逻辑控制电平VC2为-5V时，第一P型MOS管Ql、第三P型MOS管Q3导通、第二P型MOS管Q2、第四P型MOS管Q4关闭，控制选通通道2，射频信号从射频输入IN进过经导通的第三P型MOS管Q3流向射频输出0UT2。本实用新型增加快速清零结构，让开关速度显著减小，提高系统效率。
【主权项】
1.一种超宽带高性能单刀双掷开关芯片，其特征在于，包括第一P型MOS管Ql、第二P型MOS管Q2、第三P型MOS管Q3、第四P型MOS管Q4、第一接地GND、第二接地GND、射频输入IN、第一射频输出OUTl、第二射频输出0UT2、第一逻辑控制电平VCl、第二逻辑控制电平VC2; 所述第一P型MOS管Ql、第二P型MOS管Q2、第三P型MOS管Q3、第四P型MOS管Q4均具有栅极、漏极、源极，所述第一 P型MOS管Ql的源极与第一接地GND连接，所述第一 P型MOS管Ql的漏极与第二 P型MOS管Q2的漏极连接，所述第二 P型MOS管Q2的源极与第三P型MOS管Q3的源极连接，所述第三P型MOS管Q3的漏极与第四P型MOS管Q4的漏极连接，所述第四P型MOS管Q4的源极与第二接地GND连接； 所述第一 P型MOS管Ql、第三P型MOS管Q3的栅极分别与第一逻辑控制电平VCl连接，所述第二 P型MOS管Q2、第四P型MOS管Q4的栅极分别与第二逻辑控制电平VC2连接； 所述射频输入IN连接在第二 P型MOS管Q2的源极与第三P型MOS管Q3的源极之间，所述第一射频输出OUTl连接在第一P型MOS管Ql的漏极与第二P型MOS管Q2的漏极之间，所述第二射频输出0UT2连接在第三P型MOS管Q3的漏极与第四P型MOS管Q4的漏极之间。
【文档编号】H03K17/687GK205693644SQ201620607186
【公开日】2016年11月16日
【申请日】2016年6月17日 公开号201620607186.1, CN 201620607186, CN 205693644 U, CN 205693644U, CN-U-205693644, CN201620607186, CN201620607186.1, CN205693644 U, CN205693644U
【发明人】罗力伟, 王祈钰
【申请人】四川益丰电子科技有限公司