专利名称:组件板和用此类板制成的组件及它们的加工方法
本发明涉及到一种用于计算机的组件板和用此类组件板制成的组件，更详细地，本发明涉及到一种具有适合于高密度封装的表面图形的组件板。
图1是一表明常用组件板总体构造的示意图。多种大规模集成电路(LSI)芯片(半导体器件)2装于组件板1的表面，而多种输入/输出插脚3从组件板的背面引出。
图2是常用组件板一部分的放大图，它示出了前述大规模集成电路芯片(半导体器件)2周围的部分。
在此组件板的表面上，不但有着一些技术交换点5(修补焊接点)，而且还有着用以按装大规模集成电路芯片及其类似物的一些钎焊焊接点4。所谓技术交换是指修复这样一些故障，如在组件板内部导电层(例如信号线层和电源线层)的断路与短路。作出这样一种安排。即在修补焊接点的切割开印刷图形並利用连线或修补线的类似物，就能实现技术交换。
然而，在这些常用组件板的情况下，未曾注意到下列事实，即近年来大规模集成电路集成度的增加已取得了引人注目的进展，而随着集成度的提高以及由此造成的信号插脚或其类似物数目的增大，提供技术交换焊接点的面积会增加。而且大规模集成电路安装间隔区域会变大。因此，用于前述技术交换或其它目的所必需的工作面积变得极为有限，从而带来了一个缺点。此问题已作为一争论要点而引起注意，在将来还将愈来愈重要。
用于计算机的常用组件板的构造已在，举例来说，美国专利NO.4，245，273中被披露。
于是，本发明的一个目的是提供一有着能进行技术交换且面积小的表面层图形的组件板。
为达到此目的，为了把一修补线连接到一技术交换焊接点，通常使用一导线焊接器，但在大规模集成电路芯片和技术交换焊接点之间要提供一固定的或较大的间距，以致能保证有一工作区域。在这种场合下，要保证的间距实质上依赖于焊接的方向而变。本发明设计成把焊接的方向进行限制並减小所有大规模集成电路安装的间距，其特征是提供一些中间焊接点以限制焊接方向。
图1是说明常用组件板总体构造的一个示意图;
图2是常用组件板表面图形一部分的一个顶视图;
图3是本发明的组件的一个剖面透视图;
图4是一说明本发明组件板表面图形一部分的顶视图;
图5是一说明导线焊接时位置的剖视图;
图6是一示意地说明修补线的通路的顶视图。
下面将参照附图描述本发明的一个具体实施方案。图3是本发明的一个组件的剖面透视图。内部为多层结构的组件板包括把每个技术交换焊接点与一钎焊焊接点4一一对应地作电连接的导线19;把在许多半导体器件2(诸如装在板的一面的大规模集成电路)位置处的端部进行电连接的信号线18;提供半导体器件2一预定电位的电源层或接地层20;以及对这些导电层作电绝缘的绝缘层21。绝缘层21用的是绝缘材料，例如陶瓷或其同类物。组件板1的材料以这样一种方式来选择，即它的热膨胀系数要和装在它上面的半导体器件2的热膨胀系数相一致。在组件板1的一面具有钎焊焊接点4，用以在一大规模集成电路芯片(半导体器件)和组件板1之间实现所谓可控塌陷焊接(CCB)(Controlled Collapse bonding)，在钎焊焊接点周围设置有与这些钎焊焊接点有着电连接的技术交换焊接点5，在技术交换焊接点5的周围设置有与它有着电绝缘的过渡焊接区6(Junction Pads)。为了修复这样的一些故障，如在组件板1内部的信号线18的断路和短路，或为了完成逻辑变换，技术交换焊接点5和过渡焊接区6用一修补线12相连。组件板1的另一面具有输入/输出插脚3，如图3所示。输入/输出插脚3的每一个电气地连接到各自的技术交换焊接点5或各自的钎焊焊接点4。
附带地说，上述组件板表面的图形是这样布置的，即具有图3所示的多种图案。
在组件板表面装有半导体器件2如大规模集成电路芯片的区域内。建立起了多种大规模集成电路芯片和用来实现例如可控塌陷焊接(CCB)的一些钎焊焊接点4。大量的这些钎焊焊接点4被用来和一块大规模集成电路芯片相连。这些大量的钎焊焊接点在后文中将称作一组钎焊焊接点。在组件板的表面上预先确定的位置处，设置有许多组钎焊焊接点，以便安装许多大规模集成电路芯片。如图4所示，围绕着钎焊焊接点组区域的正方形框指明了大规模集成电路芯片的外形，而在此大规模集成电路芯片的周围形成有许多技术交换焊接点5。此外，在这些技术交换焊接点的周围设置有许多焊接的过渡焊接区6。借助于连接图形7，这些过渡焊接区6在组件板表面上几个一起相互连接，並借助于通孔8再连接到一位于内部的电源层。
作为过渡焊接区6的一种变形，存在着一种与之相类似的6′，它包括只有在板表面上的一个区，並借助于连接图形7和通孔8与内部的电源层相连。每一过渡焊接区是由一狭长条所形成的，在此条的中间有着一些适当凹入的部分(连接图形7)，而由前述凹入部分构成的连接图形7的那部分，可以利用激光或其相类手段按要求切割开来，以使得各个过渡焊接区处于电浮动状态。
顺便地说，如将在后文描述的那样，在加工过渡焊接区的阶段。希望把这些焊接区和组件内部的电源层相连，以便在焊接区表面镀金。然而，因为过渡焊接区应该处于电绝缘状态，所以必须用激光或其相类物把连接图形7切开。
在此具体实施方案中，所设置的过渡焊接区6，6′的总数与最靠近大规模集成电路芯片的技术交换焊接点数相同(这些技术交换焊接点在后文中将称作最内侧的技术交换焊接点)，这些最内侧的技术交换焊接点是在围绕着大规模集成电路芯片安装区周围设置的技术交换焊接点当中的那些焊点。如同后文中将描述的那样，过渡焊接区6，6′的总数必须为设置在大规模集成电路芯片周围的，前述的最内侧技术交换焊接点数目的一半或更大。
图5表明，当修补线12被焊接时，在导线焊接器的楔形13，大规模集成电路芯片2，以及技术交换焊接点5，三者之间的相对位置关系。在图5(a)所示的第一个焊接位置和在图5(b)所示的第二个焊接位置当中，为了允许焊接修补线12，在第一种焊接情况下比之在第二种焊接情况下，技术交换焊接点5的位置更靠近大规模集成电路2。此处，用第一种焊接是指把修补线12的始端连接到焊点5A，而用第二种焊接是指修补线12的过渡(中间)部分或终端部分与焊点5B相联接。至于焊接的方法。修补线12的始端部分是用第一种焊接来连接的，当把中间部分连接到焊点或焊区时，如图5中所示，通过楔形上有孔的部分，沿着修补线12移动导线焊接器，来实施第二种焊接。于是在完成了第二种焊接后，就把修补线12切断。
在图5中的第一种焊接情况下，因为只要考虑楔形物13和大规模集成电路芯片2位置的精度，所以，如果假定大规模集成电路芯片2和最靠近它外边缘的周围部分焊接点的中心之间的距离为L。如图5所示，则从现时可资利用的导线焊接器的性能来看，在楔形物13和大规模集成电路芯片2之间的距离L1大致为0.1毫米。同时，在第二种焊接的场合下，如图5(b)所示，修补线12不应接触到大规模集成电路芯片2，而它们之间必须离开一定距离。此距离是由组件板直至大规模集成电路芯片表面的高度H，和由修补线12和板之间的夹角θ来决定的。通常H大致为0.5毫米，而θ大致为30°至45°。所以，如果把相对于楔形物13和修补线12的位置精度也考虑进去，则要求L2在0.6毫米至1.0毫米之间或在其左右。实施修补不但要完成逻辑的变换，而且要修补板本身的断路或短路。因为不可能估计出何处会发生修补和变换，因此必须如此来设计组件板，以致能进行所有的修补和变换。然而，在常用组件板的场合下，存在着一个缺点，即就最靠近图5所示大规模集成电路芯片的最内侧的技术交换焊接点来说，因为用第二种焊接需要一固定大小的区域，所以只能实施第一种焊接。换言之，不可能实现这样一种修补，即在修补中，最内侧的技术交换焊接点5a成为一过渡点或修补线的终端部分。因此，在一常用表面图形的布局中，必须使技术交换焊接点离开大规模集成电路芯片2，直到由技术交换焊接点5b示出的位置。
按照本发明的具体实施方案。因为相应于对大规模集成电路芯片2来说，与处于最内侧的技术交换焊接点11相一致设置了过渡焊接区6，6′，所以利用过渡焊接区6，6′，对于最内侧的技术交换焊接点11，总是能实现第一种焊接的。下面将叙述这一焊接的过程。
在此具体实施方案中，如图6中概略示出的那样，在借助于修补线17来连接最内侧的技术交换焊接点14和最内侧的技术交换焊接点15的情况下，首先用第一种焊接把修补线17焊到焊接点14上，在用第二种焊接把修补线17焊到过渡焊区16以后，就把线切断。于是，在用第一种方法焊接了焊接点15以后，修补线通过过渡焊区范围，用第二种焊接把它焊到过渡焊区16上，从而完成了修补。这样做是必需的，因为如果修补线是位于大规模集成电路上，就不可能完成冷却。图6中的十字叉“X”标志表示焊接的区域。顺便地说，万一修补线较长，修补线可以在中途附着于一焊接点上，以防止修补线过分松弛。
如图6所示，因为只要一个过渡焊接区16就把相对于大规模集成电路芯片2a和2b的最内侧的技术交换焊接点14、15相联，过渡焊区的有效数目是处于最小，即最内侧技术交换焊接点数目的一半。如果过渡焊区的数目低于最内侧技术交换焊接点数目的一半，则在最内侧技术交换焊接点中会有一些焊点不能通过过渡焊区作电连接。然而，因为如前所述，执行技术交换焊接点之间的连接是为了去修复诸如在组件板内部导电层(信号线层、电源线层等)的断路或短路那样的故障，並因为不可能预先知道哪儿会发生修补或交换，所以提供过渡焊区，以致能完成所有的修补和交换是重要的。因此，在过渡焊区的数目小于最内侧技术交换焊接点数目的一半的场合下，将有可能发生不能完成修复的情况，从而，具有这样一种布局的组件板是行不通的。
按照本具体实施方案，本发明有一优点，即总是能够对最内侧的技术交换焊接点实施第一种焊接，而且有可能把技术交换焊接点设置在紧靠大规模集成电路芯片处。此外，只限于在修补最内侧技术交换焊接点时才使用过渡焊区，所以它们的使用频率是有限的，这就有可能把修补线通过的区域和过渡焊区的区域合成一个来使用。这种做法有一优点，即大规模集成电路的安装间距可以做到比下面这种场合下的安装间距为小，这种场合是在围绕着技术交换焊接点的区域内，单独提供一修补线区域。还有，按照本具体实施方案，因为只有当使用过渡焊区时，过渡焊区才被设置在电浮动状态，而生产板时，过渡焊区是被连接到一电源或其相类物。为此理由，有可能利用一电源的输入/输出插脚来完成电镀，以镀上一适合于焊接的致密的金层，而不必使用需要一种有害镀液的化学镀金法，这种有害镀液中比如含有氰化物。
按照本发明，因为有可能把技术交换焊接点配置在极端靠近装有大规模集成电路和其它电子部件区域周围的部分，並因为不必在技术交换焊接点周围部分单独设置用于通过修补线的区域，所以利用边缘区域来通过修补线，就能把安装半导体器件(如大规模集成电路芯片)的间距做得较小。如果要通过10根约50微米粗的修补线，则这就等值于把大规模集成电路间的距离减小了0.5毫米。假定每隔大约10毫米安装有一大规模集成电路，这就造成长度方面缩短了5%，面积方面减小了10%，另一方面从相反的意义来说，部件的安装密度提高了10%。
此外，不必对设置在技术交换焊接点周围的过渡焊区用探针来进行检查以判断在组件板内部是否适当地实现了电连接。从而，有可能把各单元区域之间的间距变窄，这些单元区域各自包括一大规模集成电路芯片，此概略地示于图2。在常用的表面图形的布局的场合下，在这些单元区域最外侧的技术交换焊接点也要受到电检测，从而必须要连接上一些探针。然而，就探针之间的间距而论，它们必须离开有一预先确定的或更大的间距(大致为1.5毫米)，因此，在相邻单元区域各自最外一行的焊接点之间的面积就不能有效地利用。然而，在本发明中，因为那些过渡焊区是电绝缘开的，它们不需要受到检测。还有，因为配置有过渡焊区的区域可以用作为探针间预先确定的距离，单元区域可以制作得较小。换言之，从前面的叙述中可知，显然本发明使得提高在组件板上半导体器件的安装密度成为可能，从而显著地有助于提高前述大规模集成电路芯片安装的集成度。
权利要求
1.一种用于装配半导体器件的组件板。其中，所述组件板包括在它表面上的用于分别焊接多个半导体器件的多组钎焊焊接点；分别环绕着所述多组钎焊焊接点而设置的多个技术交换焊接点；以及电绝缘的一些过渡焊区。
2.一种根据权利要求
1的组件板，其中，所述过渡焊区的数目是所述技术交换焊接点数目的一半或更多，所述技术交换焊接点是设置在最靠近所述钎焊焊接点组周围的区域。
3.一种根据权利要求
1的组件板，其中，所述过渡焊区被制成象狭长构造那样的形状，在它的中间有一凹入部分。
4.一种根据权利要求
1的组件板，其中，所述过渡焊区设置在环绕着所述技术交换焊接点区域的周围。
5.一种根据权利要求
1的组件板，其中，所说的组件板是一个在该组件板内部包含一组导电层的多层结构，用来在所说钎焊焊接点组中的任何一个钎焊焊接点和一组所说技术交换焊接点中的各自的技术交换焊点之间作电气联接。
6.一种组件，它有着多个半导体器件以及一块用于安装多个所述半导体器件的组件板，其中，所述组件包括在它表面上的用于分别钎焊多个所述半导体器件的多组钎焊焊接点;分别环绕着所述多组钎焊焊接点而设置的多个技术交换焊接点;以及电绝缘的一些过渡焊区和修补线，其中，通过所述钎焊焊接点组，多个所述半导体器件中的每一个连接到所述组件板上，並且通过一所述过渡焊区，利用一所述修补线，来完成一技术交换焊接点与另一电路元件之间的电的连接，所述技术交换焊接点设置在最靠近所述半导体器件中预定的一个半导体器件(以后称作第一个半导体器件)的周围部分，而所述另一电路元件是要电气地连接到所述第一个半导体器件。
7.一种根据权利要求
6的组件，其中，以设置在最靠近所述的第一个半导体器件周围区域的技术交换焊接点为一方，而以设置在最靠近所述第一个半导体器件作电连接的另一个预定的半导体器件(后文称作第二个半导体器件)周围区域的技术交换焊接点为另一方，利用所述修补线，通过所述过渡焊区，把双方作电连接。
8.一种根据权利要求
6的组件，其中，所述过渡焊接点的数目是设置在最靠近所述钎焊焊接点组周围区域的所述技术交换焊接点数目的一半或更多。
9.一种根据权利要求
6的组件，其中，所述过渡焊区各自有一中部凹入的狭长结构，並被设置在所述技术交换焊接点周围区域。
10.一种在组件内连接电路系统的方法，该方法利用一组件板，在板的表面设置有用于钎焊半导体器件的多个钎焊焊接点组，该组件板还有着设置在所述多个钎焊焊接点组各自周围区域的技术交换焊接点组，以及设置在环绕所述技术交换焊接点组区域的周围部分的过渡焊区组，该方法包括下列步骤连接修补线的一端到最靠近一半导体器件周围区域中的一个技术交换焊接点;连接所述修补线的另一端到所述过渡焊区组中的一个焊区;以及把一根已连接到一电路元件的修补线与所述过渡焊区组中的所述一个焊区相连，该电路元件是设置在所述组件板上且准备和所述半导体器件作电连接的，从而实现了所述电路元件与所述半导体器件的电连接。
11.一种在组件内连接电路系统的方法，该方法利用一组件板，在板的表面设置有用于钎焊半导体器件的多个钎焊焊接点组，该组件板还有着设置在所述多个钎焊焊接点组各自周围区域的技术交换焊接点组，以及设置在环绕所述技术交换焊接点组区域的周围部分的过渡焊区组，该方法包括下列步骤连接一修补线的一端到一最靠近半导体器件的周围区域中的一个技术交换焊接点上;连接所述修补线的另一端到绕着最靠近上述半导体器件的周围区域的上述技术交换焊接点的一个过渡焊接区上;连接另一修补线的一端到设置在最靠近另一半导体器件周围区域的技术交换焊接点中的另一个上;以及连接所述另一修补线的另一端到所述过渡焊区组中的所述一个过渡焊区上，从而把设置在最靠近所述半导体器件周围区域中各自的技术交换焊接点连接起来。
专利摘要
一种用于计算机的组件板及用此类组件板制成 的组件，更详细地涉及到一种适合于高密度封装的 具有表面图形的组件板和组件。为把一修补线焊到 一技术交换焊接点上，通常使用一导线焊接器，但在 大规模集成电路芯片和技术交换焊接点间要提供一 固定或较大的间距，以保证有一操作区域。然而，所 需的间距实质上依赖于焊接的方向而变。本发明特 征在于给组件板和组件设置过渡焊区，该组件板和 组件有着一能把焊接方向限制在一个方向的表面图 形。
文档编号H05K3/34GK85106487SQ85106487
公开日1987年3月25日 申请日期1985年8月28日
发明者山本雅一 申请人:株式会社日立制作所导出引文BiBTeX, EndNote, RefMan