微处理器控制的数字自动微调单元的制作方法

专利名称：微处理器控制的数字自动微调单元的制作方法
技术领域：
本发明涉及用来测量例如在电视接收机中产生的中频(IF)信号频率的数字设备。
在电视接收机中，由射频(RF)信号源提供的RF信号被RF放大器接收。RF放大器选择对应于被用户所选频道的RF信号。该所选的RF信号被耦合到混频器，在混频器中，RF信号与具有对应于所选频道的频率的本机振荡器(LO)信号进行混频，产生中频信号。控制本机振荡器信号的频率使得中频信号的图象载波的频率处于一额定值，例如在美国，是在45.75MHz。
用两个调谐电路装置来控制LO频率是公知的第一个电路装置用来建立所选择频道的处于额定值的LO信号频率;第二个电路装置用来使LO信号的频率偏离额定值，例如，计算出所选择频道信号的射频与它的标准值的频偏。当RF信号源是除广播发射机之外的例如电缆分布网络或者类似录象机(VCR)或视频磁盘放象机的视频辅助装置时，RF信号的频率可能与它的标准值有一被广播标准规定的偏移。第一个电路装置可以包括闭环或者频率合成的电路结构形式，例如，包括锁相环(PLL)或锁频环(FLL)，或者开环或电压合成的电路结构形式，例如，包括数-模转换器。第二个电路装置一般包括自动微调(AFT)单元，用来产生表示IF图象载波与其额定值的频率偏移的AFT信号。
通常，用来产生AFT信号的电路是“模拟”电路，且包括常常被称为“AFT振荡回路”的用来产生模拟AFT信号的滤波器，该AFT信号电平的极性和幅值代表IF图象载波的频率与其额定值偏离的趋向和幅度。在某些调谐系统中，例如在Rast、Henderson和Wine于1977年7月21日公开的题为“具有接收非标准频率的RF载波构造的电视调谐系统”，美国专利4，031，549号中，模拟AFT信号被直接用来控制LO频率。在此外的调谐系统中，例如在Tults、Testin和Rumreich于1989年9月19日公开的题为“用于从AFT特性计算本机振荡器频率的调谐系统”，美国专利4，868，892号中，模拟AFT信号被转换为数字信号(通常由两位构成)，数字信号再被用来控制锁相环以及LO频率。
因为与“模拟”AFT单元相关的AFT振荡回路电路中所需的元件不易被集成在集成电路(IC)中并且可能需要统调，所以需要提供一种“数字”AFT单元。另外，由于不需要将模拟AFT信号转换为数字AFT信号的接口电路，所以数字AFT单元与数字调谐控制单元更加兼容。
Tults的于1984年11月27日公开的题为“在垂直回扫期间内被启动的数字AFT”的美国专利4，485，404号中揭示了一调谐系统，在该系统中计数电路装置被用来测量IF图象载波的频率以便产生数字AFT信号。在测量期间内计数电路装置被允许计算IF图象载波的周期。计算出在测量期间内累计的计数值以确定IF图象载波的频率。
虽然在Tults的专利中描述的数字AFT单元不需要例如AFT振荡回路这样的模拟电路，但是构成数字AFT单元的逻辑电路可以是很复杂的。因此需要在结构方面相对简单的数字AFT单元。
本发明部分地基于这样的认识包括微处理器(也被称为微计算机或微控制器)和用来为电视接收机的各个部分产生和传送数字控制信号的串行数据总线的电视接收机的控制系统也可以被作为数字AFT单元的完整的一部分，数字AFT单元包括控制计数器以及计算出在测量期间内被计数器累计的计数值以便计算IF图象载波的频率的计数器。具体而言，本发明的优选实施例包括微处理器、双向串行数据总线和计数器。计数器被组合在集成电路(IC)内，该集成电路至少包括电视接收机的IF部分，最好还包括其它部分，例如亮度和色度信号处理部分。微处理器产生控制IC的各功能的数字控制字。数字功能控制字通过串行数据总线被传送到IC。此外，微处理器产生启动计数器计算在测量期间内的IF图象载波的周期的数字控制字。数字计数启动字通过串行数据总线也被传送到IC。在产生和传送计数启动信号之后的一指定时间内，这一时间最好由产生和传送计数启动信号所需的指令的执行自动地确定，计数器的内容也用串行数据总线来“读出”并且通过微处理器计算计数器的计数值以便确定IF图象载波的频率偏移。
本发明的各个方面将参照附图加以描述。
为更好理解本发明，需参看附图，其中

图1以方框图的形式表示包括数字AFT单元的电视接收机的调谐系统，数字AFT单元包括计算IF图象载波的周期以便产生数字AFT信号的计数电路装置;
图2表示作为IF图象载波频率与其额定值偏离的函数的IF图象载波周期的各种计数值(N)出现的概率之间的关系，各种计数值是由图1所示的数字AFT单元的计数电路装置产生的;
图3部分地以方框图的形式、部分地以逻辑框图的形式表示根据本发明的一个方面构造的数字AFT单元;
图4表示在图3所示的数字AFT单元工作期间产生的信号的波形;
图5表示与图3所示的数字AFT单元一道使用的软件程序的流程图。
在各图中，以同样的方式标明相同或相似的部件和信号。
参看图1，RF源1提供对应于各自频道的多个RF电视信号。RF电视信号包括调制的图象、彩色和伴音载波。RF源1提供的RF信号被耦合到RF放大器3，RF放大器3根据调谐电压(VT)被调谐以便选择对应于用户所选频道的RF信号之一。该被选的RF信号被耦合到混频器5。混频器5也接收由LO 7产生的本机振荡器(LO)信号。LO 7也响应于调谐电压以便根据所选的频道控制LO信号的频率。混频器5将由RF放大器3选择的RF信号与由LO 7产生的LO信号外差，产生包括对应于被选择的RF信号的调制的图象、彩色和伴音载波的IF信号。在美国，图象载波具有45.75MHz的额定频率，彩色载波具有42.17MHz的额定频率，伴音载波具有41.25MHz的额定频率。
由混频器5产生的IF信号被耦合到对接收的IF信号进行滤波和放大的IF部分9。该被滤波和放大的IF信号被耦合到视频和音频信号处理部分11。该处理部分11解调该被滤波和放大的IF信号，产生包括亮度、色度和同步分量的基带视频信号。视频信号形成于包括含图象信息的行扫间隔和含同步信息的水平及垂直回扫消隐间隔的连续场中。处理部分11对亮度、色度和同步分量进行处理以便形成适合于再现图象的由彩色信号代表的图象。处理部分11也从IF信号中提取伴音信息以便产生适合于重放声音的音频信号。在其它功能中，处理部分11可控制被再现图象的亮度、对比度和清晰度以及重放声音的音量。
IF部分9和信号处理部分11的重要部分被组合在一个或多个集成电路(ICs)中。在所示的实施例中，这些部分被组合在用虚线方框13表示的单个IC中。这样的IC是公知的，有时被称作“稠密”ICs或“单片”ICs。
用户使用安装在遥控发射器(未示出)上或者直接安装在电视接收机本身机壳上的包括键盘(未示出)的命令输入单元15输入命令，选择将要接收的频道和控制各种信号处理功能，例如图象亮度、对比度和清晰度以及音量。包含根据存储的软件程序运行的微处理器的电视控制单元17响应由命令输入单元15产生的命令信号，为电视接收机的各个部分产生合适的控制信号。更具体地讲，控制微处理器17根据所选频道的频段和表示被用来产生用于RF放大器3和LO 7的调谐电压(VT)的数目N的数字字，产生用于控制RF放大器3和LO 7的频段选择控制信号。控制微处理器17还产生用于控制视频和音频信号处理部分11的各种功能的多个信号处理控制信号。
在作为例子的实施例中，调谐电压(VT)由锁相环(PLL)19来产生，锁相环(PLL)19控制LO信号的频率，使该频率与从晶体振荡器(未示出)的输出信号中获得的基准频率信号的比值为数目N。具体而言，数目N以在上述引用的Tults、Testin和Rumreich的美国专利4，868，892号中详细描述的方式决定在PLL中的可编程分频器的分频比率。除了所选频道的频道数外，还根据代表IF图象载波与其额定值(例如在美国是45.75MHz)的频率偏移的AFT信号控制数目N，这样就补偿了所选频道的RF信号与其标准(广播)值的频率的任何偏移。当RF源1包含电缆分布网络或者例如VCR或视频磁盘放象机这样的视频辅助装置时，RF信号的频率与其标准值可有一偏移。这一频率校正的方式也在Tults等人的美国专利中有详细的描述。
至此描述的电视接收机部分是传统的，调谐系统的剩余部分讨论本发明主要涉及的数字AFT单元20。
数字AFT单元20通过在具有预定的持续时间的测量间隔或“窗口”期间对IF图象载波的周期数目进行计数而测量IF图象载波的频率。IF图象载波在行扫间隔期间被图象信息、在水平和垂直回扫消隐间隔期间被其它信号(主要是同步信息)进行幅度调制。图象载波会被从它的周期的不可靠计数中获得的图象信息过调制。因此，在上述引用的Tults的美国专利4，485，404号中建议只在垂直消隐间隔(VBI)期间对IF图象载波的周期进行计数，此时载波不会被过调制。但是，如果因为，例如电视信号被串扰或被变换以阻碍磁带复制或者电视信号太弱，VBI不具有通常的形式，就很难确定VBI出现的时间。
在数字AFT单元20中，对IF图象载波周期进行计数的窗口被分布于整个测量期间，该测量期间至少为电视信号的一个场周期，例如，在美国是16.7毫秒(ms)。虽然在窗口和VBI之间的相位关系是随机的，但可以这样选择各窗口的宽度和间隔，使得在每个测量期间内至少有一个窗口落在VBI之内。计数间隔或窗口由稳态定时信号的脉冲来限定。例如，如图1所示，可以从视频和音频信号处理单元11内的3.58MHz彩色副载波振荡器(未示出)中获取定时信号。例如，对于图1所示的数字AFT单元20，通过选择持续时间为35.76微秒(μs)、间隔为同一值的窗口，IF图象载波在每16.7毫秒测量期间被取样约230次。这样就保证至少某些窗口在VBI之内，此时图象载波没有被过调制，因此可被可靠地计数。
与45.75MHz的额定IF图象载波频率最接近、在35.76μs窗口内具有整数周期的频率是45.751MHz(即具有1KHz偏移的频率)。例如，在理想情况下对于45.751MHz的IF图象载波频率和35.76μs宽的窗口，每个窗口的计数值应是1636周期。但是，各窗口和IF图象载波的相位关系是随机的，所以各个窗口的计数值各不相同。对其它IF图象载波频率情况也一样。另外，对一定范围的IF图象载波频率也会产生一特定的计数值。图2表示对不同的IF图象载波频率出现一特定计数值的概率。在该图中，IF图象载波频率用与45.751MHz的IF图象载波频率的偏离(△IF)来表示。
在分布于场周期内的窗口中获得的计数值会受到图象载波的过调制或者因太低的(而不是太高的)计数值而引起的信号失落的影响。另外，噪声作为具有接近IF通带的中央的频率(例如，约43MHz)的信号分量而出现，这样就导致低的计数值。结果是忽略了低的计数值。
通过查看图2可得知通过只检测两个计数条件，与在45.751MHz的额定图象载波频率附近的一定范围的频率相关的N1≥1636和与更高些的相邻范围内的频率相关的N2≥1638，就能够如下表所示的那样确定IF图象载波频率是低于、高于或在规定的界限之内。表中“1”表示存在计数值，而“0”表示不存在计数值。
表 1
记住这些作为基础的原理，就可以详细描述图1所示的数字AFT20。
再参看图1，从IF部分9的末级IF放大器中得出的并且被适当地限幅以便形成与逻辑器件兼容的信号的IF信号被耦合到门24。根据由被READIF信号的低电平启动的控制逻辑单元26产生的CKGATE信号的脉冲，门24被有选择地将IF信号耦合到计数器22。READIF信号的低电平的宽度为16.7ms，当需要测量IF图象载波频率时由电视控制微处理器17来产生。CKGATE信号决定分布于16.7ms的测量期间内的计数间隔或“窗口”。
在每个窗口内经门24通过的IF信号的周期被计数器22进行计数。因为IF图象载波是IF信号的主要分量，所以计数器22响应IF图象载波而不响应IF信号的其它分量。根据由控制逻辑单元26在每个窗口出现之前瞬间产生的RESIF信号将计数器22复位。计数器22各级的唯一地表示计数值N1和N2存在的被选输出被耦合到产生表示各个计数值N1和N2存在(“1”)或不存在(“0”)的单比特信号的计数译码逻辑电路28。表示计数值N1和N2的比特分别被存储在锁存器30和32中。锁存器30和32在16.7ms的测量期间开始之前响应READIF信号的高电平而被保持为复位状态，但在测量期间内不再被复位。
在16.7ms的测量期间结束后由电视控制微处理器17读出锁存器30和32的内容并且根据表1进行解析以便判断IF图象载波的频率是低于、高于或在规定的界限之内。在判断的基础上，控制微处理器17用在上述引用的美国专利4，485，404号中描述的方法控制与PLL19相关的数目N并由此控制LO的频率。只要以小于56KHz(由图2所示的一个概率峰值覆盖的频率区间)的步长调整LO频率，就获得了基本正确和稳定的调谐状态。例如，可以用31.25KHz的步长调整LO频率。
具体而言，在读出N1和N2之后，电视控制微处理器17将如下动作1.如果N1＝1和N2＝1，那么IF频率太高，LO频率被减少例如31.25KHz。
2.如果N1＝1和N2＝0，那么IF频率在规定的界限内，LO频率不被改变。
3.如果N1＝0和N2＝0，那么IF频率太低，LO频率被增大例如31.25KHz。
在与本发明相同的发明人Tults的题为“测量IF信号的频率的数字方法和设备”的共同提交的申请号为635，843的美国专利申请中，可得到实施例1中以方框图形式表示的数字AFT单元20的详细逻辑电路。
图1所示的数字AFT单元20工作相当令人满意。但是，它需要与计数译码器28以及锁存器30和32相关的分立逻辑元件。图3所示的数字AFT单元20允许消除或者至少大大地简化这些逻辑元件。具体而言，如图3所示的那样，被用来控制电视接收机的各个部分的电视控制微处理器17和串行数据总线23也被作为数字AFT单元20的不可分割的部分。在图3中，以相同的方式标明先前参看图1讨论过的各个元件。
更具体地讲，在图1所示的电视接收机中，在电视控制微处理器17及视频和音频信号处理部分11、调谐电压发生器19以及数字AFT单元20之间耦合的各信号是通过不同的导线来传送的。在图3所示的电视接收机中，这些信号中包含的信息是通过串行数据总线23以数字形式在电视控制单元17和处理部分11、调谐电压发生器19和数字AFT单元20之间传送的。IC13中有一总线接口单元25，用来对从电视控制微处理器17接收到的数据进行译码以便为信号处理部分11和数字AFT单元20提供控制信号。在调谐电压发生器19中也有一类似的总线接口单元(未示出)，用来对从电视控制微处理器17接收到的数据进行译码以便提供控制PLL的分频系数N的控制信号并且也为RF放大器3和LO 7产生频段选择信号。
例如，串行数据总线23可以是在由法国的汤姆逊消费电子公司制造的电视接收机中使用的并且如图5所示的那一类总线。串行数据总线23也可以是由德国的ITT INTERMETALL半导体公司开发的、在ITT报告“数字2000VLSI数字TV系统”中描述的熟知的IM(INTERMETALL)型总线，或者也可以是由荷兰的Philips公司开发的、在Philips技术公报110-“消费电子学中的I2C总线”中描述的熟知的I2C(Inter IC)型总线。
简而言之，如图3所示的那样，串行总线23包括三根导线一根用于数据(DATA)信号;一根用于时钟(CLOCK)信号;一根用于启动(ENABLE)信号。这三种信号的波形如图4所示。数据总线23是“双向”的，这就是说，数据能够在通常包括例如电视控制微处理器17这样的微处理器的“主”单元和包括例如总线接口单元25这样的总线接口单元的“从”单元之间的两个方向上耦合传送。根据时钟信号的时钟脉冲同步地传送数据。时钟信号由控制微处理器17产生并且被总线接口单元25用来对数据信号译码。启动信号也由控制微处理器17产生，它启动控制微处理器17和总线接口单元25之间的通信过程。
启动信号的第一、即低电平部分被用来从主单元到从单元传送或“写入”数据。在“写入”部分的第一个间隔内，发送表明将要被控制的功能的8比特的“地址”字。在“写入”部分的第二个间隔内，可以发送代表将要被控制的功能的特定方面的8比特的数据字。在图3所示的数字AFT单元20中，“地址”字被用来传送使总线接口单元25产生如图4所示的READIF信号的低电平的READIF命令。启动信号的第二、即高电平部分被用来从从单元到主单元发送或“读出”数据。可以在启动信号的“读出”部分内传送两个例如每个8比特的数据字。第一个数据字必须包括对从主单元发送来的“地址”字进行接收的确认，也可以包括“地址”字的一部分。在图3所示的数字AFT单元20中，第二个数据字被用来将代表计数器22的计数值的数据传送给电视控制微处理器17。为此，计数器22的内容被传送到并行-串行转换器27，转换器27将代表计数值的比特转换为串行比特流，串行比特流通过串行数据总线23耦合到控制微处理器17。
计数器22的内容被包括与非门288和或非门289的逻辑装置部分地译码，以产生表示1536计数值的信号。与计数器22的12个输出比特相比，只有组成全部8比特的计数器22的Q2-Q8输出端和1536计数值指示端被耦合到控制微处理器17。计数值表示数字字中比特数的减少使得能够只用一个8比特的数字字通过串行数据总线23传送计数信息。
与图3所示的数字AFT单元相关的程序的一部分的流程图如图5所示。如图5所示，在AFT子程序被启动后，用来测量经过的时间的“定时器”被启动并且将发送READIF命令。由此产生的READIF信号的低电平使控制逻辑单元26产生建立35.76μs的计数窗口的CKGATE信号。在图3所示的实施结构中，控制逻辑单元26包括7级纹波计数器266，与非门267，2级纹波计数器268和反相器269。在控制逻辑单元26内产生的Q7CLK信号和Q7GATE信号的波形如图4所示。如信号CLKIF的斜线部分所示的那样，CKGATE的高电平使作为门24的与非门将IF信号耦合到计数器22。
在35.76μs的计数窗口结束之后，即当CKGATE信号回复为低电平时，电视控制微处理器17在软件控制下检查计数器22的内容以便确定由11比特表示的计数值是等于或大于1636或者1638并且存储这一结果。在图4所示READIF信号的负跃变之后经过53.66μs(17.9μs+35.76μs)的时间之后都可随时进行这样的检查。因为同步控制微处理器17和数字AFT单元20之间的通信的时钟信号的时钟脉冲是被控制微处理器17所产生的并且因此与它的指令周期相关，所以控制微处理器17“知道”这一时间。如图5所示，这一过程被重复至少16.7ms的时间间隔。因为在控制微处理器17和总线接口单元23之间的通信需要略多于256μs(即4字×8比特/字×8μs/比特)和VBI包括至少9行，总持续时间为571.5μs(9行×63.5μs)，所以能够保证在VBI期间出现至少一个计数间隔，如果过程的重复例如每500μs一次。
在16.7ms的测量期间结束时，如果在16.7ms的测量期间内获得的一个或多个计数样值是1638或更大，那么LO频率就被减少N。如果没有一个计数样值是等于或大于1636，那么就增大LO频率。如果一个或多个计数样值等于或大于1636但没一个等于或大于1638，则LO频率就保持不改变。
为了比较，应当注意在图1所示的数字AFT单元20中，READIF信号的低电平对应于整个16.7ms的测量期间，该测量期间包括多个被35.76μs分隔开的35.76μs的计数窗口。但是，在图3所示的数字AFT单元20中，READIF信号的低电平确定在16.7ms的测量期间内包括一个35.76μs的计数窗口的一个测量间隔的宽度。而在图3所示的数字AFT单元20中，计数窗口至少被由串行数据总线23进行发送所需的时间分隔开(而不是如图1所示的数字AFT单元20中的35.76μs)，基于上述原因，IF图象载波频率的计算变得非常可靠。
应当理解本发明只通过实例参考优选实施例进行了描述，但对本领域的技术人员来说可以作出各种改进。
例如，尽管在图1所示的实施例中应用锁相环(PLL)来产生调谐电压，但也可使用例如在上述引用的Tults的美国专利4，485，404号中描述的锁频环(FLL)。为实现发明，可以使用一开环电压合成装置，该装置使用数-模转换器将数字字转换为直流电平。
此外，IF信号的频率在被耦合到数字AFT单元20之前可被分频器(称为“预分频器”)分频。
再者，虽然被耦合到数字AFT单元20的IF信号是从IF部分9的末级IF放大器获得的，但也可以从其它的途径来获得。例如，IF信号可从在视频和音频信号处理部分11中的同步视频检波器(未示出)的调谐电路(未示出)中获得。这样做的优点是，由于限幅器件(例如二极管)的作用，在这一点产生的脉冲信号与数字AFT单元20的逻辑器件兼容。
此外，虽然根据图5所示的软件程序说明了是在每个计数周期之后存储实际的计数值，但是也可以只存储表示产生了计数值N1和N2的信息。在这种情况下，在经过了16.7ms的测量期间之后，只需要确定存储了N1和N2计数信息的哪一个(如果都存在的话)。更进一步，参看图5所示的软件程序，一旦获得了计数值N1和N2就能够中止程序并且立即转到所需的LO频率调整。
再进一步，为了省电，数字AFT单元20的部分，例如计数器22可在不是测量期间时中断供电。当集成电路13包含双极器件时这一点特别重要，因为在这种情况下即使计数器不计数也会消耗电能。对于这种节能方案。在测量期间的开始(对应于READIF信号的负跃变)和计数间隔的开始(对应于CKGATE信号的正跃变)之间应当设置一延迟以便使数字AFT单元20的断电部分有足够的时间被加上电。图4所示的CKGATE信号的17.9μs延迟就是为了这一目的。
权利要求
1.设备，包括用于调谐具有调制载波的射频(RF)信号以便产生具有与所说RF信号的所说调制载波对应的调制载波和额定频率值的中频(IF)信号的装置(3，5，7，19)；用于解调所说IF信号以便产生一响应信号的装置(9)；用于根据功能控制信息处理所说响应信号的装置(11)；装置(22，24，26)，用来在由计数控制信息决定的测量期间内计算所说IF信号的所说调制载波的周期以便产生表示所说IF信号的所说包含信息的载波的频率的计数信息；特征在于耦合到所说响应信号处理装置和所说计数装置的串行数据总线；和在软件程序的控制下工作的装置(17)，用于(1)通过所说串行数据总线将所说功能控制信息发送到所说处理装置和将所说计数控制信息发送到所说计数装置，(2)通过所说串行数据总线从所说计数装置接收所说计数信息，和(3)求出所说计数信息以便确定所说IF信号的所说调制载波与所说额定频率值的频率偏移。
2.根据权利要求1的设备，其特征在于至少有所说处理装置(11)、所说计数装置(22、24、26)和用于放大所说IF信号的装置被包含在一集成电路中。
3.根据权利要求1的设备，其特征在于产生代表所说计数信息的数字字的所说计数装置(22，24，26);能够传送每数字字有预定数目比特的数字字的所说数据总线;还包括装置(22，24，26)，用来对代表所说计数信息的所说数字字至少部分地进行译码以便产生代表所说计数信息和包含不多于所说预定数目比特的另一数字字。
全文摘要
电视接收机调谐系统含数字自动微调单元，以产生表示IF信号图象载波与额定频率频偏的数字AFT信号。它包括在计数期内计算图象载波周期的计数器。IF部分的一部分、计数器和电视接收机至少一部分信号处理部分包括在一单片集成电路中。微处理器经串行数据总线耦合到IC。在程序控制下，微处理器(1)经串行数据总线发送功能控制和计数控制信息给信号处理部分，(2)经串行数据总线从计数器接收计数信息，(3)求出计数信息以确定IF图象载波与其额定频率值的频偏。
文档编号H03J1/00GK1063193SQ9111261
公开日1992年7月29日 申请日期1991年12月30日 优先权日1990年12月31日
发明者J·图斯 申请人:汤姆森消费电子有限公司