专利名称：模/数转换器的信号箱位电路的制作方法
技术领域：
本发明涉及用以对施加在模/数转换器(ADC)上的交流信号中的直流分量予以箝位的电路。
当交流信号耦合在ADC上时，其平均值或直流分量必须建立在一预定电压电平上，以有效利用ADC的动态范围。此外，时常希望使多个信号多路复用到公用ADC的输入端上，而且希望确保上述多个信号的直流电平箝位在同一电平上。例如，在依数字方式单独处理已调制彩色分量信号的电视接收机中，必须确保该分量信号的平均值(例如，0)准确地建立，以避免使彩色误差引入再生的图像中。
典型的ADC输入箝位电路见述于美国专利US4，859，871中，在该电路中有一个比较器耦合于ADC的输出端上，向ADC输入端处的直流箝位电路提供箝位控制信号。当信号幅度应在一个已知的或预定电平上的时段期间，使该信号与一个固定的基准值相比较，以提供所希望的直流输入信号电平与实际的直流输入信号电平之间的差值测量。此差值的存在可使箝位电路在达成所希望电平的方向上调整实际的直流电平。在比较时段结束时，有效切断该直流调电路与输入信号通路的连接。此输入直流电平一直保持到下一次比较时段储存于输入信号电路通路内的电容器上为止。
已知的ADC箝位电路的比较电路往往都是相当复杂的。根据本发明，ADC输入箝位电路的比较电路可以取消。
箝位电路(用以调整与ADC交流耦合的一个信号的直流电压)包括直流电平调节电路，与ADC输入端相耦合，逻辑电路，响应由ADC提供的输出样品中的一个比特，向上述直流电平调节电路提供控制信号。
图 1示出包含有本发明在内的视频信处理电路一部分的方块图。
图 2示出用于
图1电路中的各种时钟信号的定时图。
图 3示出体现本发明的箝位电路的原理图。
图 4和5分别示出为8比特二进制码及2补码值的比特型式表(局部)。
本发明将在视信处理系统环境中予以描述;但是，应该理解本发明并不局限于这种应用。
在图1中，由一个信号源(图中未画出)供应的三个模拟视频分量信号Y(亮度)U和V(色差信号)施加在各自相应的耦合电容器13，2和3上。Y信号经直流箝位器14施加在ADC 15上，直流箝位器14调节施加在ADC 15上的亮度信号的直流值。ADC 15产生代表该亮度信号的数字代码(例如，二进制数字代码)，该数字代码施加在信号处理电路17上用以进行数字信号域中的随后处理。来自ADC 15的输出样值还耦合到比较器16上，此比较器检查每一水平消隐时段内的样值(例如，黑电平样值)和产生用以控制箝位电路14的信号。
U和Y色差信号经直流箝位电路4和5耦合到2比1模拟信号复用器6的各自相应输入端(1，0)上。复用器(MUX)6将U和V信号交替地耦合到ADC 7输入端上，此ADC向数字信号处理器9提供U和V信号交错的数字代码。
箝位电路4和5由ADC 7所提供数字样值中的最高有效位比特MSB控制。由于该信号系由复用器6时分复用，而用ADC 7提供交错的信号样值，因此箝位电路4和5必须响应于ADC 7的相对应的输出信号而予以适当定时或同步化。
信号产生器12提供适合的同步信号。兹假定水平行同步信号“F同步”和系统时钟信号施加在信号产生器12上。信号产生器12按传统方法产生三个信号FM，FB和ADC时钟。这三个信号在图2中示出其一部分。ADC时钟信号施加在ADC 7和15上用以控制信号转换的时刻。ADC时钟速率可为色度分量副载波频率的倍数。信号FM是复用器的器6的控制时钟，此信号在本实例中，系为信号ADC时钟速率的一半。当信号FM为高电平和低电平时，促使复用器将信号V和U分别耦合到ADC 7上。这样，由ADC 7所提供的相间的数字样值，与号U的样值相对应，而中间介入的数字样值与信号V的样值相对应。
由ADC 7提供的U和V样值的MSB分别耦合到箝位电路4和5上。此等MSB分别响应信号FM及其补码，是经由锁存器18和19从ADC 7可得到的交错的样值序列中抽取的。参阅图2，标注“I/O ADC”的一排小方块部分地示出了施加在输入端上及来自ADC 7输出的样值序列。标注“U锁存”和“V锁存”的两排小方块列与来自锁存器18和19的U和V样值的MSB序列相对应。应该注意的是，返回施加在箝位电路上的MSB相对于由复用器当前所选取的信号样值在时间上延迟。兹假定该信号的电平在执行箝位的时段内基本上是恒定不变的，这样，在MSB信号路径上的这些反馈延迟是不重要的。
当传输信号的直流量是预定电平时，信号FB辨别信号时段。在视频信号中，这些时段可能与水平同步脉冲沿与实际的视信间之时段相对应，这些时段与信号“F同步”的脉冲出现有关。因此，信号FB从信号“F同步”和系统时钟导得的。
认为信号U和V具有与以0伏特平均值据幅调制正弦波相对应的有效时段，及至少部分由信号FB的脉冲所限定的无效时段。在无效时段期间，此信号与一恒定值(理想上为0伏特)相对应。兹假定ADC提供于范围为0至255(十进位)的8比特二进位样值。这些值皆为单极性值，部分地示于图4中。图1中的反相器8插接在最高有效位比特MSB线内以使MSB反相，借此使ADC所提供的单极性值变换为2的补码样值。当这样的值施加在具有“0”和“1”的处理器9上时，MSB分别被视为正和负值。换言之，二进制值等于或大于128者皆予重新分配正值0至127，而二进位值由127至0重新分配值为-1至-128。为使ADC 7适当响应0为平均值的双极性信号，双极性信号的直流电平必须箝位于提供128(十进位)的二进位输出的电平相对应的电压上。从图4可看出，等于或大于128的任一二进制样值都是“1”，小于128的任何二进制样值皆为“0”。由于希望使输入直流电平建立为与二进制128相对应的值，可利用MSB来控制输入箝位电路。亦即，若MSB为“1”或“0”时，此箝位电路响应MSB而调节为分别使直流输入电平减量或增量。在稳定状态时，直流输入电平将在与0平均值相对应的电压上下振荡，但是，这个振荡的幅度是无关重要的。
图5部分地示出8比特的2被码数字值的比特型式。可以看出所有正值皆具有“0”MSB，而所有负值皆具有“1”MSB。因此，若ADC产生2的补码样值时，可利用MSB或“符号位”来控制输入箝位电路以将输入直流电平调整为与0伏特相对应的数值。
又，若ADC提供某种替代码而接着变换为二进制或2的补码形式时，可使用已转换的样值的MSB来控制输入箝位电路。
图3示出箝位电路的一个实例，此电路可实施图1所示的箝位电路4，5和14。在图3中，二极管式连接的p型晶体管P1、电阻器R1和二极管式连接的n型晶体管N1串联耦合在于相对的正和负电源端子之间。在此串联连接体中传导的电流是电源电位n和p型晶体管的阈值电位及电阻器R1的阻值的函数，该电流可准确预知。在各相关晶体管P1和N1的栅极上所产生电位恰足以使晶体管P1和N1偏置以导通该电流。第二p型晶体管其漏极与耦合电容器(例如电容器2)和复用器6之输入的互连点20相耦合。晶体管P2的栅极与晶体管P1的栅极相耦合，而晶体管P2的源极经晶体管P3所组成的开关与正电源端子相耦合。当开关P3闭合时，晶体管P2使电流传导至互连点20，此电流与晶体管P1所导通的电流成比例。由晶体管P2所导通的电流在电容器20上积分，旦倾向于使互连点上的电位朝正电源电位提升。当开关P3为开路时，乃迫使晶体管P2不导通，在电容器C2上的积分电荷使直流电位保持在已建立的数值上，直到晶体管P2再度处于导通状态时为止。晶体管P1、N1、P2和P3等构成为一门控电流源，以有选择地向互连点20提供电流。同样，晶体管P1、N1、N2和N3等构成为一门控吸流器，用以有选择地从互连点20吸取电流。
此吸流器和电流源皆由门电路24和22制约，以在互不相同的时段内导通。
在信号箝位时段内出现的定时信号FB施加在门电路22和24的各自的第一输入端上。由锁存器(例如图1中的锁存器18)或ADC的输出所提供的MSB施加在门电路22和24的各自的第二输入端上。门电路22和24的输出信号分别是标称的逻辑高值和低值，此等逻辑值使开关P3和N3保持开路。在信号FB脉冲出现期间，若MSB为逻辑低值，则门电路22将呈现逻辑低值，制约开关P3闭合。代之以，若MSB为逻辑高值，则门电路24将呈现逻辑高输出值，而制约开关N3闭合。这样，须视在箝位时段内MSB是高值还是低值而使门控电流源或吸流器中的一个或另一个将会导通，以使互连点20上的电位朝着相应于128(十进位)的二进位输出的希望值减小或加大。
图3所示的缓冲放大器与箝位电路4′输出相连接。这个放大器呈现高输入和低输出的阻抗，且当ADC输入呈现低阻抗或箝位电路与复用器输入端相耦合时，包括此放大器在内以隔离存储在电容器2上的电荷。在后一状况时，缓冲器被包括在内阻碍复用到ADC输入端的一个信号的直流电平无法耦合回去，并影响复用到ADC的第二信号的直流电平。在前一状况时，缓冲器阻碍存在该电容器上的电荷不致泄漏掉和不致产生DC漂移。
应该理解，在调整时段期间，输入信号无须呈现恒定值，但可以呈现恒定振幅振荡信号(诸如视频信号的彩色基准副载波)。只要ADC的样值定时被配置以提供依振荡信号平均值对称的样值，箝位电路将有助于使输入直流电平收敛到希望值。
权利要求
1.由以下各部件组合的组合物一个模拟信号输入端子，用以施加一个输入信号，该输入信号的一些预定部分呈现预定值；控制信号产生装置，用以提供控制信号，以指示“上述预定部分中的一些已发生”；一个模/数转换器，用以使施加在其输入端的模拟信号转换为具有包括最高有效位MSB在内的多个比特的数字样值；耦合装置，用以使上述的输入端与上述模/数转换器的输入端相耦合的装置；其特征在于上述耦合装置包括箝位电路，响应上述控制信号和上述多个比特中的一个比特，上述的单一比特由上述最高有效位MSB组成，用以调整施加在上述模/数转换器上的模拟信号的直流值。
2.根据权利要求1所述的组合物，其特征在于，上述箝位电路包括有一个门控吸流器和一个门控电流源，二者具有各自的电流输出端，所述的输出端与上述模/数转换器的输入端相耦合，并具有各自的控制电极;逻辑电路，响应上述控制信号和上述最高有效位MSB，用以产生第一和第二开关信号，所述的开关信号分别与上述门控电流源和上述门控吸流器的各控制电极相耦合，上述开关信号制约上述门控电流源和门控吸流器，以在上述预定部分中的一些部分出现时，以相互不同的方式导通。
3.根据权利要求1所述的组合物，其特征在于，上述耦合装置还包括一个复用器，其输出端与上述模/数转换器的输入端相耦合，且至少有一个输入端;及一个电容器，耦合于上述模拟信号输入端与上述的至少一个输入端之间，上述箝位电路耦合在上述电容器与上述复用器之间。
4.根据权利要求3所述的组合物，其特征在于，另一个模拟信号输入端子，用以施加另一个输入信号，该输入信号预定部分呈现预定值;另一个电容器，耦合在上述另一个模拟信号输入端与上述复用器的第二输入端之间;及另一个箝位电路，耦合在上述的另一个电容器与上述复用器的第二输入端之间，响应上述控制信号和上述MSB，用以调整施加在上述模/数转换器的上述另一输入信号的直流值。
5.根据权利要求4所述的组合，其特征在于第一和第二锁存器装置，其各自的输入端被耦合用以接收上述数字信号的上述MSB，其各自的输出端分别与上述箝位电路和上述另一个箝位电路耦合，上述第一锁存器装置被控制以存储上述数字样值中被选定的一些数字样值的MSB，上述第二锁存器装置被控制以存储上述数字样值中其它样值的MSB。
6.根据权利要求3所述的组合物，其特征在于，一个缓冲放大器耦合在上述电容器与上述至少一个输入端子之间。
7.根据权利要求4所述的组合物，其特征在于，所述组合物包括视频信号处理系统的一部分，上述的输入信号及上述的另一输入信号是相应的第一和第二色差信号。
8.根据权利要求1所述的组合物，其特征在于，所述的MSB与一个符号位相对应。
全文摘要
本发明的箝位电路用以调整耦合到模/数转换器的交流信号中的直流电压。该箝位电路包括有与上述模/数转换器的输入端相耦合的直流电平调整电路，逻辑电路，响应由模/数转换器所提供的输出样值中的一个比特，向上述直流电平调整电路提供控制信号，以控制直流电平调整电路，以使交流信号中的直流电平调整到所望之数值上。
文档编号H03M1/10GK1063986SQ9210073
公开日1992年8月26日 申请日期1992年2月3日 优先权日1991年2月4日
发明者T·J·克里斯托弗 申请人:汤姆森消费电子有限公司