专利名称：时钟驱动器的制作方法
技术领域：
本发明大致涉及时钟驱动器，更详细涉及高效时钟信号驱动器。
在以电池供电的装置，如寻呼机、计算机、个人数字助手、无线电话、蜂窝无线电话、和诸如此类的装置中，节省功率是非常重要的。这些装置通常包括时钟驱动器电路。功率消耗对时钟电路尤其重要，因为时钟电路一直在运行，即使是在待机模式。
众所周知，因有利的电流特性，使用CMOS输出组做为时钟驱动器，由于负载的电流消耗为Vcc*CL*F＝2.75*10pF*13MHz＝358μA(公式1)此处Vcc为电源电压，CL为负载电容，F为时钟信号的频率。然而，输出波形几乎为方波，且它能在临界频率产生明显的谐波。
如果参考时钟具有正好等于某些接收信道频率的谐波频率成份，谐波失真是通信装置中的一个问题。这种情况对时钟产生电位，生成通过辐射和电路板干扰传播的噪声信号，干扰想要的接收信号。将谐波失真降至最低程度的常用策略是对时钟驱动器的输出滤波，使输出波形更接近正弦波而不是方波。对于普通电路，需要位置接近驱动器的片外滤波器。然而这种解决方法费用高且附加的滤波器增加电源消耗。
时钟信号的占空比也是重要的需考虑的问题。输出电压占空比优选不差于45-55％。对在时钟信号驱动电路使用双时钟沿，如数字语音处理器集成电路(IC)，这是特别重要的。如果占空比差于45-55％，使用时钟信号的通信装置可能不能运行。
本发明的目的是提供时钟驱动器，具有已改善的电流特性，能保持占空比和降低谐波。
本发明提供一种时钟驱动器，包括输入端，用于参考时钟信号；滤波器，连接至所述输入端以接收所述参考时钟信号，和在滤波器的输出端输出滤波的信号；和互补FET驱动器电路，有交叉门限，并被耦合至所述滤波器以接收所述滤波的信号，和在输出端输出调整的时钟信号。
本发明的优点是钟驱动器电路的电流消耗大大低于以前的驱动器电路。另外，电路应用输入滤波器补偿低电流输出元件的偏差。因此，驱动器电路产生输出信号，它具有降至最小的干扰频率的希望的占空比，并且有有利的电流特性。
附图简要说明
图1示出标准时钟驱动器的电路图；图2示出根据图1电路中信号的信号曲线。
新颖的时钟驱动器电路100(图1)有输入端102以耦合至标准时钟信号发生器104。前置滤波器106被连接至该输入端以接收参考信号并输出滤波信号，有交叉门限的互补场效应晶体管(FET)驱动器电路108耦合至前置滤波器106以接收滤波信号并输出调整的时钟信号。前置滤波器可使用场效应晶体管元件122和124而不是电阻器来控制占空比和对CMOS处理偏差的补偿。时钟驱动器电路相对于先前的时钟驱动器电路已在功率消耗、谐波失真和占空比方面改善了性能。
前置滤波器106包括有源元件、FET元件122和FET元件124、及电容器126。FET元件122的栅极通过电阻器128被连接至高电源电压OSC-VCC。电压OSC-VCC可约为3伏和可能相对于OSC-GND为2.75伏。FET元件124的栅极通过电阻130被连接至低电源电压OSC-VCC。电阻128和130可使用任何适当的电阻器类型实现为FET元件122和124的栅极提供静电放电(ESD)保护。
输出级，互补FET驱动器电路108，是由二极管117、FET元件118和二极管119构成。二极管117和119用于限制与高电源电压OSC-VCC和低电源电压OSC-GND有关的输出电压。如上所述，振荡器电源电压OSC-VCC例如可为2.75伏。低电源电压，OSC-GND可为电路接地。通过每个二极管的压降可约为0.75伏，峰间压降从1.5伏降到1.25伏。二极管117和119可使用各有相连基极和集电极的双极结晶体管，或任何其它适当的二极管电路。
FET元件116和118可使用任何适当的FET。在限时实现中，CMOS元件被选中并构成产生需要的电流电平的尺寸，驱动如收发信机120的负载，和在输入端110响应信号200(图2)，以便输出端109的波形为对称的。
FET元件116的后栅极(back-gate)被连接至它的源极而不是Vcc，以将其开关门限降至最低和因此将其尺寸减至最小。当它们被制成普通IC元件时，FET元件122和118相匹配，且FET元件124和116相匹配。
运行时，FET元件116和FET元件118为开关，其中之一在时钟占空比的一段从电压到输出端导通电流，另一个在时钟占空比的另一段从电压到输出端导通电流，从一个元件到另一个元件的转换发生在交叉门限。
输出端被连接至负载120，它可为任何需要时钟信号的装置，如装置的发射机、接收机或收发信机。装置可为调制解调器、无线电话、寻呼机，或诸如此类的装置。
FET元件122和FET元件124为滤波器106提供可变的电阻阻抗。充电周期电阻主要由P沟道FET元件124的沟道电阻确定。同样地，放电周期电阻由N沟道FET元件122设定。FET元件122和124被选择，以便每半个周期约为2.3时间常数。如滤波器的时间常数为REQ*C＝33K(0.5pF)＝16.7nS假设充电和放电时间相等，此处REQ是FET元件122和124等效的电阻，和C是电容器126的电容，这在前置滤波器输出限制电压偏差到约OSC-VCC的80％。
电路100优选在单个集成电路上制成。FET元件122、124和电容器126响应输入端102的方波在输入端110生成信号200。如图2所示，如果交叉门限为TH1，输出驱动器电路将生成有50％占空比的正弦信号O1。
然而，如果P沟道FET元件116强且N沟道FET元件118弱，且没提供校正，交叉门限VTH2较高。输出信号O2将因此有如图2所示的延长的上升周期和缩短的下降周期。由FET元件122和124提供补偿。充电周期对于强P沟道FET元件124较快而通过弱N沟道FET元件122的放电周期较慢，生成如图2所示的信号202。因为门限VTH2较高。快速充电允许信号202以与信号200穿过门限VTH1大约相同的时间穿过该门限。通过弱N沟道的放电速率较慢，这样放电曲线在与信号200穿过门限VTH1大约相同的时间穿过较高的门限VTH2。互补的输出信号的占空比因此较理想。
当N沟道FET强和P沟道FET弱时，FET元件116和118的交叉门限VTH3低。没有补偿，充电周期短和放电周期长，这样生成失真的输出信号O3。N沟道FET122和P沟道FET124提供补偿。强N沟道FET元件122导致快的放电周期和弱P沟道FET元件116产生慢充电周期，生成信号204。充电周期因此放慢(滞后)，这样信号204以与信号200穿过门限VTH1大约相同的时间穿过门限VTH3。快放电允许信号204以与信号200穿过门限VTH1大约相同的时间穿过低门限VTH3。因此，有较低门限电压VTH3的慢充电和快放电在被最小地影响的109生成输出信号。
使用FET元件122和124做为时间常数设定电阻以对电容器126以此方式充电和放电，使电路对在制造有FET元件116、118、122、124的集成电路中遭受的处理偏差不太灵敏。首要的是其中的N沟道FET元件比常用的强，而P沟道FET元件比常用的弱，或反之亦然。这通常发生在应用单个掺杂调整Vtn和Vtp的CMOS处理。这些处理改变驱动器级的输入门限电压，如在电阻器和电容器126一起使用时导致形成差的占空比。
表1示出一些模拟结果。条件StrN表示强NMOS模式和弱PMOS模式。StrP表示强PMOS模式和弱NMOS模式。第4列和第5列给出临界谐波频率处的信号振幅，与接收信道相对应。这些振幅被校正到13MHz基本频率。
表1 模拟结果条件 Icc，uA占空比 936Mhz，dBc 949Mhz，dBc标准 18151.1-77.8-78.7StrN，85C18950.0-86.6-78.4
StrP，85C 18848.8-98.0-89.8StrN，-40C16452.3-85.2-81.6StrP，-40C16553.9-76.3-80.8此时钟驱动器被连接至电容负载Cl，这样由于负载的电源电流为Iccl＝Vpp*Cl*f＝Vpp*10pF*13Mhz＝Vpp*130μA/V此处Vpp为峰-峰值电压。此电路的输出电压振幅约为1.3伏，如上所述，因此，由于负载电容的电源电流Iccl约等于170uA。此电路的总电流约为180uA。如果，例如用在蜂窝电话上，这有助于将收发信机IC中总的待机电流降到约600uA。这相对于以前的电路节约显著。
最后，时钟驱动器集成电路元件布局满足了低谐波失真和恰当控制占空比的需求。此时钟驱动器用最小量的电源电流，并向如蜂窝电话的装置的数字信号处理IC提供时钟信号，在这种应用中，由于它们是以电池供电，功率降低是特别重要的。延长充电间的时间同时减小电池的体积而使蜂窝电话的重量和体积保持最小是所希望的。此电路有助于降低此装置中的电流消耗。
权利要求
1.时钟驱动器，包括输入端，用于参考时钟信号；滤波器，连接至所述输入端以接收所述参考时钟信号，和在滤波器的输出端输出滤波的信号；和互补FET驱动器电路，有交叉门限，并被耦合至所述滤波器以接收所述滤波的信号，和在输出端输出调整的时钟信号。
2.如权利要求1所述的时钟驱动器，其中所述滤波器为低通滤波器。
3.如权利要求2所述的时钟驱动器，其中所述低通滤波器包括电阻性元件，所述电阻性元件包括与电容器一起运行的互补FET元件，以生成充电和放电周期，补偿所述互补的FET驱动器电路的交叉门限的偏差。
4.如权利要求3所述的时钟驱动器，其中所述互补的FET驱动器电路包括P沟道场效应晶体管(MOSFET)元件和N沟道场效应晶体管元件。
5.如权利要求4所述的时钟驱动器，其中所述P沟道场效应晶体管元件有耦合至所述滤波器的输出端的栅极，和耦合在高电源电压和所述输出端之间的源极和漏极。
6.如权利要求5所述的时钟驱动器，其中所述N沟道场效应晶体管元件包括耦合至所述滤波器的输出端的栅极，和耦合在低电源电压和所述输出端之间的源极和漏极。
7.如权利要求6所述的时钟驱动器，进一步包括连接在所述P沟道场效应晶体管元件和所述高电源电压之间的二极管，和连接在所述N沟道场效应晶体管元件和所述低电源电压之间的二极管。
8.如权利要求4所述的时钟驱动器，其中所述互补的FET元件包括第二P沟道场效应晶体管元件和第二N沟道场效应晶体管元件。
9.如权利要求8所述的时钟驱动器，其中所述第二P沟道场效应晶体管元件的栅极耦合至参考电位。
10.如权利要求9所述的时钟驱动器，其中所述第二N沟道场效应晶体管元件的栅极耦合至参考电位。
全文摘要
时钟驱动器,包括连接于参考时钟信号的输入端。滤波器连接至输入端以接收参考信号,并输出滤波的信号。有交叉门限的互补的FET驱动器电路耦合至滤波器以接收滤波的信号,和输出调整的时钟信号。
文档编号H03K19/0185GK1185058SQ9712535
公开日1998年6月17日 申请日期1997年12月4日 优先权日1996年12月5日
发明者戴维, M·冈萨雷斯 申请人:摩托罗拉公司