过采样,噪声整形,混合信号处理器的制作方法

专利名称：过采样,噪声整形,混合信号处理器的制作方法
技术领域：
本发明涉及包括例如，∑-Δ调制技术的过采样，噪声整形信号处理领域。特别地，本发明为智能功率应用和其它信号处理应用提供了一种进行过采样、噪声整形和混合信号处理的方法和装置。这里的混合信号处理指对连续时间(例如模拟)和离散时间(例如数字或者采样模拟信号)信号的处理。本发明替代了在任何可能采用脉冲宽度调制(PWM)技术的应用中的PWM技术。例如，在这里所描述的特殊实施方式中，本发明提供了一个使用修正的过采样，噪声整形处理器而不是PWM的开关功率放大器，来增加效率，降低噪声和畸变性能。
需要具有多媒体性能的个人计算机(PC)的市场需求在迅速扩大。消费者需要更快的处理器和改善的图形性能来运行日益增长的复杂软件应用和CD-ROM题目。但是对于许多应用，仅有处理速度和高质量的视频远远不够。例如，对于视频游戏，就有对大音量和立体声质量的声音的市场需求。另外，为了真实地再生三维环绕声效果，需要高保真度的声音再生。
目前的PC声卡一般采用产生于1-2瓦输出功率的16位结构。如果消费者需要更高的音频功率，多媒体PC一般需要包括由单独功率源供电的线性功率放大器(例如，AB类)的附属扬声器。一般的AB类音频放大器在峰值功率的实际效率大致是60％，但平均或者rms输出功率显著减少。例如，对于10Wrms，一个AB类放大器的效率更可能在20至30％的范围以内。假设效率是25％并且每个声道的所需音频功率是10Wrms，则需要80W功率来驱动扬声器。假设一个典型的PC仅有200-250W功率，表明需要一个单独功率源。
线性放大器固有的低效率引起了许多解决音频放大问题的其它方法。例如，由于与线性放大器相比，在功率效率方面，采用PWM的D类放大器具有很明显的优势，一些应用中已经采用了D类放大器。但是，由于一些畸变源，包括交叉调制畸变；采样频率的边带引起频谱折叠进基带；上升和下降时间的不对称性；低-高和高-低传播延迟的不对称性；“制造以前断开(break before make)”(即死区)畸变；电源浪涌；和由于低过采样率引起的畸变特性随音频带显著变化的事实，目前PWM技术所实现的信号功率与THD+噪声的比例的量级仅是40-60dB。由于脉冲上升时间和下降时间成为采样时钟周期的重要部分和其它类型的畸变起主要作用，通过，例如增加采样频率(由此将采样边带远离基带)来解决这些问题的方法受到限制。结果，对于噪声抑制比需要至少为90dB的中等至高级音频应用，目前的PWM技术不能提供足够的声音质量。
为了满足该需求，已经有一些采用过采样，噪声整形调制器，特别是∑-Δ调制器的方法来设计开关音频放大器，∑-Δ调制器的特性见H.Ballan和M.Declercq发表的“使用5VCMOS技术的12V∑-ΔD类放大器”pp.559-562(IEEE 1995 Custom Integrated CircuitsConference)。但是，如将要描述的，在一个∑-Δ调制器环中包括功率CMOS晶体管将产生其它妨碍放大器整体性能的问题。

图1描述了一个标准一阶∑-Δ调制器100。积分器102与一个采样率为fs的两电平量化器的比较器104串联。比较器104的输出经过数字至模拟转换器(D/A)106和加法器108反馈回积分器102。该反馈迫使量化输出信号的平均值与输入至调制器100的信号的平均值保持一致。量化输出和调制器输入之间的任何差异均被积分器102累积并且最终被更正。对于一阶∑-Δ调制器，过采样率(OSR)每加倍一次，由于量化误差引起的信号带中的噪声就减少大致9dB。OSR定义为fs/2fo，其中2fo是奈奎斯特速率，即基带信号带宽fo的两倍。对于二阶∑-Δ调制器，由于相同地增加了OSR，该噪声减少了大致15dB(9dB+6dB)。但是，如上所述，由于相对于采样周期而言输出的上升时间和下降时间已经很大，增加OSR，即增加fs来改善噪声的方法有一最终限制。关于∑-Δ调制技术的完全讨论见Candy和Temes写的“过采样∑-Δ数据转换器”，pp.1-25(IEEE Press,1992)。
如上面所述，在一个标准∑-Δ调制器中加入功率MOS晶体管伴随有其它性能问题。对于音频应用，功率MOS晶体管驱动较低的阻抗，所以为了获得好的整体效率必须使输出阻抗小于1欧姆。结果，这种晶体管的开关特性较慢，并且偏离如图2所示的理想开关特性，由此产生典型为-60dB或者更高的畸变。图2中功率MOS晶体管的开关特性是一个p沟道MOSFET和一个n沟道MOSFET组成熟知的推挽式结构时其典型开关特性。因为标准∑-Δ调制器使用数字或者状态反馈(即图1中D/A106)，积分器级不能看见功率晶体管输出的不对称边缘。所以，由于唯一状态反馈，标准∑-Δ调制器不能纠正功率MOS晶体管引起的畸变。
另外，现在的∑-Δ调制器使用采样积分器，简单地将没有转换的功率晶体管输出反馈回至积分器级并没有多大效果。这是由于采样积分器有与高频畸变混淆的问题。
另外，一个功率MOS晶体管级引起的延迟使反馈与输入很不相关，进一步削弱反馈的纠正功能。进一步，一个功率MOS晶体管级的附加延迟能够对电路的稳定性产生不利影响。简而言之，使用标准∑-Δ调制所获得的任何降低噪声的改善被功率MOS晶体管和相关驱动级所引起的畸变抵消而变得不显著。
回顾前面的讨论，很明显需要一个高效率低畸变的功率放大器来用于音频和多媒体的应用。
本发明为智能功率应用和许多其它信号处理应用提供了一个过采样，噪声整形混合信号处理器。如上述，本发明的处理器可以用于替代使用PWM的应用中的PWM技术。这包括，例如马达控制应用，功率因子纠正，开关稳压器，谐振模式开关，不间断功率源，等等；许多潜在的应用。所以，尽管在这里仅描述了具体实施方式
，应该理解，本发明可以经优化用于许多不同应用。
根据一个专用实施方式，提供了一个高效率的、并且能够产生畸变较低的较强输出信号的开关功率放大器。为了获得该结果，本发明首先使用来自其功率开关级输出的连续时间反馈(与纯状态反馈相比)。这将保证，在与输入相比时，能够使用所有包含在输出中的信息，这样可以允许这里所描述的修正过采样，噪声整形调制器来处理并且纠正开关级的功率MOS晶体管所引起的畸变。
第二，本发明以这样一种方式来提供连续时间反馈，以在反馈路径上减少由功率MOS晶体管所引起的、有可能干扰基带信号至不可接受程度的高频畸变混淆效果。根据实施方式1，在反馈路径上使用了一个低通抗混淆滤波器。根据实施方式2，在接收来自功率开关级输出的反馈的积分器级使用了连续时间积分器。根据实施方式3，相对于比较器采样频率而言，接收连续时间反馈的积分器一个或者多个使用过采样。本发明所提供的每一解决方法均联合使用了连续时间反馈来补偿低频畸变，和一些衰减或者减少经过反馈路径引入的高频畸变混淆效果的装置。应该理解，本发明不仅限于基带应用，许多对这里所描述的实施例的改变使本发明能应用于任何频带，包括高频功率放大器和很多其它高频应用。这些改变包括，例如，在反馈路径中使用带通滤波，在带通结构中相连的积分器以及从一个积分器级的输出到另一积分器级的输入的前馈。
如下面将要描述的，本发明的许多实施方式使用将连续时间和状态(例如，数字或者量化)以多种形式联合反馈至不同积分器级的不同阶过采样，噪声整形处理器。因为第一积分器级输入处的畸变是最终畸变的主要源，以后几级甚至可以使用纯状态反馈。另外，如下所述，甚至可以将一小部分状态反馈引入至第一积分器级，以稳定环路。
这样，根据本发明，提供了一个在反馈环路中包括用于噪声整形的频率选择网络的信号处理电路。反馈环路中一个采样模拟至数字转换器工作在大致高于奈奎斯特频率的一个采样频率上。一个开关装置由反馈环路中的该采样模拟至数字转换器驱动，并且产生一个连续时间输出信号，并且将该信号反馈至频率选择网络以在反馈环路中进行噪声和畸变纠正。在更详细的实施方式中，混淆效果被许多方式减少。
参考本说明的余下部分和附图，可以进一步理解本发明的本质和优势。
图1是一个标准一阶过采样，噪声整形调制器的简化框图；图2是将一个功率MOS晶体管的典型开关特性与理想开关特性相比的图；图3A-D是根据本发明设计的，二阶修正过采样，噪声整形数字放大器的各种详细实施方式的简化框图；图4A和4B是根据本发明设计的，二阶修正过采样，噪声整形数字放大器的两种详细实施方式的简化框图；图5是根据本发明实施方式3设计的，三阶修正过采样，噪声整形数字放大器的的简化框图；图6是根据本发明实施方式4设计的，三阶修正过采样，噪声整形数字放大器的简化框图；图7是根据现有技术设计的，传统Buck稳压器的简化框图；图8是根据本发明的一个专用实施方式设计的，使用一个过采样，噪声整形混合信号处理器的修正Buck稳压器的简化框图；图9是一个过采样，噪声整形，混合信号处理器的功率谱密度曲线和一典型PWM发生器的功率谱密度曲线图；图10是根据本发明一个特殊实施方式设计的，一个噪声整形，混合信号处理器的简化框图；和图11是本发明另一实施方式的简化框图。
图3A-D是根据本发明设计的，二阶修正过采样，噪声整形数字放大器的四种详细实施方式300,340,350和360的简化框图。参考这些实施方式的共同特征，一个输入信号经过加法器304被引入第一积分器级302。第一积分器级302的输出经过加法器308被引入第二积分器级306。一个以采样频率fs进行采样的时钟比较器级310接收第二积分器级306的输出，并且将所产生的逻辑信号发送至功率开关级312。根据各种实施方式，功率开关级的输出经过低通抗混淆滤波器314和连续时间增益级316被选择性地反馈至第一积分器级302(并经过图3A-3D中的连续时间增益级317反馈至第二积分器级306)。通过将高频畸变从连续时间反馈信号中去除，低通滤波器314减少了开关级312产生的高频畸变混淆效果。这样来设置增益级316和317的增益电平，以使积分器级工作在它们动态范围以内的最优电平。该连续时间反馈信号允许积分器看见输出信号的实际上升沿和下降沿，并且补偿它们。
对于放大器的输入不是一个基带信号的应用，抗混淆滤波器314可能包含具有与输入信号频带相适合的截止频率的带通滤波器，并且积分器302和306中每一个被一带通等效例如一谐振器替代。根据其它实施方式，积分器302和306可以构造为调谐至适合频带以获得相同效果的带通积分器。换句话说，这里所描述的实施方式的原则不仅可以使用于带通应用，而且可以使用于任何所需频带。例如，本发明的过采样，噪声整形，混合信号处理器可以用于实现蜂窝无线电话中的900Mhz的功率放大器，潜在的是，由于增加了放大器的效率，电话电池的使用时间可以在两倍以上。
根据图3A-3D中的各种实施方式，比较器级310的输出也经过D/A转换器318和319被反馈至积分器级，以提供上述状态反馈以及连续时间反馈。在图3A的放大器300中，仅连续时间反馈信号被提供至积分器。在图3B的放大器340中，连续时间反馈仅被提供至积分器302，而状态反馈被提供至积分器306。在图3C的放大器350中，纯状态反馈被提供至积分器306，而连续和状态反馈的组合经过加法器324被提供至积分器302，以补偿低通滤波器314的延迟所引入的环路不稳定性。最后，在图3D的放大器360中，连续和状态反馈的组合经过加法器324和326被分别提供至积分器302和306。应该理解，各种连续和状态的组合可以应用于不同阶电路的积分器级，而不会偏离本发明的范围。
图4A和4B是根据本发明设计的两阶修正过采样，噪声整形数字放大器的两个实施方式400和440的简化框图。参考这两个实施方式的共同特征，一个输入信号经过加法器404被引入一个第一积分器级402。第一积分器级402的输出经过加法器408被引入第二积分器级406。一个以采样频率fs进行采样的时钟比较器级410接收第二积分器级406的输出，并且将所产生的逻辑信号发送至功率开关级412。功率开关级的连续时间输出经过加法器404和连续时间增益级416被反馈至第一积分器级402。在图4A的放大器400中，经过连续时间增益级417和加法器408，向第二积分器级406提供了连续反馈。替代地，在图4B的放大器440中，经过D/A转换器418和加法器408，向第二积分器级406提供了来自比较器410输出的状态反馈。
因为积分器级402和406包括固有的能够接收低频而抑制高频的连续时间积分器，放大器400和440中的连续时间反馈路径中没有使用一个抗混淆噪声滤波器。这消除了上述混淆问题。根据其它详细实施方式，因为第一积分器级的输入误差是最终畸变的主要源，仅第一积分器级是连续时间积分器。随后的积分器级可以使用采样积分器，并且可以使用有或者没有抗混淆噪声滤波器的状态和/或者连续时间反馈。
根据放大器400和440的其它详细实施方式，因为积分器级402和406包括采样积分器，而采样积分器相对于比较器采样频率fs而言是过采样，由此能够减少高频混淆(折叠)噪声，所以在反馈路径中没有使用一个抗混淆噪声滤波器。
图5是根据本发明实施方式3设计的、三阶修正过采样，噪声整形数字放大器500的简化框图。一个输入信号经过加法器504被引入第一积分器级502。第一积分器级502的输出被引入第二积分器级506，然后再从这里经过加法器508被引入第三积分器级509。一个以采样频率fs进行采样的时钟比较器级510接收第三积分器级509的输出，并且将所产生的逻辑信号发送至功率开关级512。功率开关级512的连续时间输出经过低通抗混淆滤波器514和连续时间增益级516和517(经过加法器524和504)被反馈至第一积分器级502，(经过加法器526和508)被反馈至第三积分器级509。经过D/A转换器和衰减级518和519从比较器510的输出提供状态反馈。该状态反馈在加法器524和526处与连续时间反馈相互组合，然后再被分别提供至第一和第三积分器级502和509。从第一积分器级502的输出向加法器508提供了前馈路径，这模拟了从反馈路径至第二积分器级506输入的反馈。该前馈路径还用于改善该积分器级的动态范围。因为放大器500使用了采样积分器(例如，开关电容积分器)，所以如上所述在连续时间反馈路径中插入低通滤波器514来减少混淆噪声效果。在一个更详细的实施方式中，一个高频振动输入经过加法器528被提供至比较器510的输入，通过它，可以引入频率整形的，随机或者伪随机噪声来消除音频。
图6是根据本发明实施方式4设计的、三阶修正过采样，噪声整形数字放大器600的简化框图。一个输入信号经过加法器604被引入第一积分器级602。第一积分器级602的输出经过加法器608被引入第二积分器级606，然后再从这里被引入第三积分器级609。一个以采样频率fs进行采样的时钟比较器级610接收第三积分器级609的输出，并且将所产生的逻辑信号发送至功率开关级612。功率开关级612的连续时间输出经过加法器604和连续时间增益级616被反馈至第一积分器级602。因为至第一积分器级的反馈路径包括一个连续时间积分器，所以该反馈路径不需要抗混淆噪声滤波器。还经过增益级617，低通抗混淆噪声滤波器614和加法器608向第三积分器级609提供了连续时间反馈。因为至第三积分器级609的反馈路径包括了一个采样积分器，所以在该反馈路径中插入低通滤波器614。如图5实施方式所述，从第一积分器级602的输出向加法器608提供了前馈路径，这模拟了从反馈路径至第二积分器级606输入的反馈。该前馈路径还增加了整体动态范围。
虽然已经参考其详细实施方式来描述和特别说明本发明，但是该领域的技术人员应该理解，可以在形式和细节上做前述改变和其它改变，而不会偏离本发明的范围和精神。例如，如上述，可以使用不同阶的过采样，噪声整形结构。另外，不同积分器级可以使用连续时间和状态反馈的不同组合。还可以使用滤波器，增益，连续时间积分器，和过采样积分器的不同组合来减少反馈路径中的高频畸变混淆噪声效果。还有一点很重要，即应该注意到上述实施方式的带通实现方式是可以实现的。
还应该注意到，本发明不限于处理模拟输入。即，仅需要对输入接口稍作改变，就可以构造本发明的不同实施方式来处理1比特数字输入(如参考图11所描述的)。例如，本发明的过采样，噪声整形，混合信号处理器就可以用于数字功率放大应用中，来处理来自各种源的1比特数字输入。
另外，开关功率放大领域仅是本发明可以应用的许多领域之一。如上述，在几乎每一个使用PWM技术的应用，例如马达控制应用，功率因子纠正，开关稳压器，谐振模式开关功率源等等应用中，均可以使用本发明来替代PWM技术。图7是一个传统Buck稳压器700的简化框图，该Buck稳压器是一个熟知的从一个没有稳压的直流源(VUNREG)来向一个负载702提供稳压直流源(VREG)的开关稳压器。VUNREG经过由一个PWM发生器710来开关的一个MOSFET708被提供至一个包括电感704和电容706的低通LC滤波器。典型应用中，电感704取值范围是50-200微亨；电容706的取值范围是100-2000微法。电容706的取值取决于所需负载的驱动能力和特殊的纹波需求。通过反向恢复二极管712，典型的是一个肖特基二极管，来提供放电路径。一个包括电阻714和716的电阻网络将整流直流输出电压提供至一个误差检测电路718，该误差检测电路718基本上是一个将稳压直流电压与一个参考电压VREF相互比较的差分放大器。该误差检测电路718的输出驱动PWN发生器710，并且根据该检测的与VREF之间的误差来调节占空比。即，如果检测到整流直流电压低了，PWM发生器710就增加加在MOSFET708栅极上的占空比。相反，如果检测到整流直流电压高了，PWM发生器710就减少该占空比。
图8是根据本发明的一个详细实施方式设计的、使用一个过采样，噪声整形，混合信号处理器820的修正Buck稳压器800。除了PWM发生器710和误差检测电路718由处理器820和误差放大器822替代，和反馈经过电阻824和826从MOSFET808的输出引入以外，稳压器800的设计类似于图7的稳压器700。处理器820可以按上述参考图3A-D,4A,4B,5和6或者下面参考图10描述的任何一个实施方式来类似构造。负载802，电感804，电容806,MOSFET808，二极管812和电阻814和816基本上与图7中相应标号的部件有相同的功能。
用本发明的混合信号处理器来替代PWM技术时，可以有一些优势，这可以参考图9来理解。图9是一个过采样，噪声整形，混合信号处理器的功率谱密度曲线900和一个典型PWM发生器的功率谱密度曲线902。如图所示，对于PWM发生器，大部分信号功率位于fclk周围的一个狭窄频带中。相反，使用相同的功率MOS技术，本发明的处理器可以工作在大大超过类似PWM发生器频率的采样频率上。这是由PWM应用的采样频率受可变脉冲宽度限制这一事实引起的。即，这是因为，为了发生调制，必须在窄和宽脉冲之间提供一个范围，所以PWM的采样频率受到限制。MOSFET的开关时间决定了最小脉冲宽度，和时钟周期决定最大脉冲宽度。这对于不使用脉冲宽度调制的本发明来说，这个限制当然不是一个问题。这样，与采样频率的选择有关，在频率fclk周围的频带中，根据本发明设计的处理器的噪声功率随频率增加的幅度很低。
但是，如果输出能够容忍更多的噪声，可以在稳压器800中使用本发明时实现相关优点，因为电感804和电容806的尺寸减小了。例如，如果使用稳压器800的应用可以容忍稳压器700引入的相同数量的纹波，可以增加稳压器800LC滤波器的带宽来达到与稳压器700LC滤波器产生的噪声能量数量相同的噪声能量，即电感804和电容806中一个或者两个的尺寸减小。这样，噪声能量的增加可以由具有较小、较轻LC部件所获得的优势来平衡。另外，由于具有较小和较轻的LC部件，稳压器800能够比如图7所示传统Buck稳压器更快速地适应负载的变化，从而稳压器800能够有更好的动态负载调节。
与图7的PWM稳压器相比，修正Buck稳压器800的另一优点是与MOSFET输入处的转变(transition)数目相关。对于PWM应用，是脉冲宽度决定稳压点。这样，对于一给定采样速率fclk，有2fclk个转变。但是，对于稳压器800，仅当需要时才发生转变。这意味着对于相同采样频率，转变次数能够远小于2fclk。
对于许多各种应用中的实施方式，可以由图10的信号处理器1000来表示本发明。在一些实施方式中，频率选择网络1002相应于图3-6的积分器，但是还可能包括许多不同类型的电路，包括例如一个或者多个谐振器级。采样模拟至数字(A/D)转换器1004经过加法器1012接收来自网络1002的输出，然后以频率fs采样并且被发送至开关装置1006。A/D转换器1004和开关装置1006一般分别相应于图3-6中的比较器和功率开关级。应该理解，可以用许多方式来实现这些特征中的每一个。例如，A/D转换器1004可以是一个两电平量化器或者一个n电平量化器。另外，开关装置1006可以包括一个单个晶体管或者一个功率开关网络。开关装置1006的连续时间输出然后经过反馈装置1008和经过加法器1010反馈回至网络1002的输入。如参考上述详细实施方式描述的，使用连续时间反馈来减少或者避免开关装置1006输出处的各种畸变效果。为了引入频率整形，随机，或者伪随机噪声来消除音频，可以经过加法器1012来提供一个可选高频振动输入。一般，高频振动技术与本发明相适应，并且如那些该领域的技术人员所熟知的，可以在过采样，噪声整形，混合信号处理器的多个点引入高频振动技术。
反馈装置1008包括连续时间增益，并且在某些实施方式中，还包括低通或者带通滤波器来减少A/D转换器1004和开关装置1006引入的混淆噪声效果。根据其它实施方式，如果频率选择网络具有抗混淆噪声的特征，就不需要在反馈路径中加滤波。这种情形有一些模拟频率选择网络，或者相对于fs而言是过采样的采样频率选择网络。但是，如果模拟网络没有抗混淆特性，或者该采样网络使用相同fs频率，为了抗混淆噪声效果，就需要在反馈路径中引入滤波。还应该理解，来自开关装置1006的输出的状态反馈和连续时间反馈及其各种组合可以在频率选择网络1002的中间点引入。这种反馈的示例与参考图3-6描述的详细实施方式中第二和第三积分器级相应。
还应该注意到，本发明不限于处理模拟输入。即，仅需对输入接口作稍许修改，就可以构造本发明的多个实施方式来处理数字输入。例如，在如图11所示的数字功率放大应用中，一个数字∑-Δ调制器1100接收一个16比特数字输入(在模块1101进行合适的内插/提高采样点数以后)，该16比特数字输入在调制器1100的输出转换为单个比特。应该理解，调制器1100可以是数字，过采样，噪声整形处理器中任何一种，所需的内插/提高采样点数(模块1101)可以根据许多熟知的技术来实现。调制器1102是一个根据本发明设计的、接收来自调制器1100的单个比特输入的混合信号处理器，并且执行如上所述的功率放大。调制器1102纠正与功率开关相关的畸变，否则，如果1比特信号直接输入至功率开关级就将引入该畸变。如果混合信号处理器1102没有一个同步时钟，可以使用一个锁相环来恢复时钟。替代地，如果混合信号处理器1102具有抗混淆噪声特性，例如连续时间积分器，它可以异步工作。
参考图11讨论的原理还可以使用于∑-Δ数字-模拟转换的内容中。前述数字-模拟方法一般使用了一个接收从∑-Δ调制器或者一些其它数字，过采样，噪声整形处理器来的1比特输入，并且将该1比特输入信号转换至一模拟信号的积分器。但是，部分是由于积分器级的开环特征，模拟信号对许多模拟缺陷比较敏感。本发明的混合信号处理器可以用于替代模拟积分器级，来纠正这些缺陷。
所以，因为这里所描述的信号处理技术和装置可以用于这样宽的应用，例如任何使用PWM的应用，本发明的范围不应该限于详细说明中描述的实施方式，而应该由所附权利要求书来决定。
权利要求
1．一个过采样，噪声整形，混合信号处理器，包括一个反馈环路中的至少一个积分器级，所述至少一个积分器级有一个输入；所述反馈环路中的一个采样级，该采样级与所述至少一个积分器级相连，并且用于以一个采样频率采样一个模拟信号；所述反馈环路中的一个开关级，所述开关级与所述采样级相连，并且有一个输入和一个输出；和一个连续时间反馈路径，所述连续时间反馈路径自所述开关级的输出至所述至少一个积分器级的输入，由此形成所述反馈环路，所述反馈环路还包括减少与所述采样频率相应的混淆噪声效果的装置。
2．如权利要求1的过采样，噪声整形，混合信号处理器，其中所述处理器包括多个积分器级，所述处理器进一步包括自所述开关级的输入至所述多个积分器级中至少一个的一个状态反馈路径。
3．如权利要求2的过采样，噪声整形，混合信号处理器，进一步包括至少一个与所述连续时间反馈路径和所述状态反馈路径相连的一个加法器，以向所述多个积分器级中至少一个提供连续时间反馈和状态反馈的组合。
4．如权利要求1的过采样，噪声整形，混合信号处理器，其中所述减少装置包括一个位于所述连续时间反馈路径中的一个抗混淆噪声滤波器。
5．如权利要求1的过采样，噪声整形，混合信号处理器，其中所述处理器包括多个积分器级，该多个积分器级中至少一个包括一个连续时间积分器。
6．如权利要求1的过采样，噪声整形，混合信号处理器，其中所述处理器包括多个积分器级，该多个积分器级中至少一个包括一个采样积分器。
7．如权利要求6的过采样，噪声整形，混合信号处理器，其中所述采样积分器相对于所述采样频率而言是过采样。
8．如权利要求1的过采样，噪声整形，混合信号处理器，进一步包括一个引入一个高频振动信号的装置，以消除音频。
9．一个开关功率放大器，包括一个第一积分器级，所述第一积分器级位于一个反馈环路中，并且有一个输入；一个第二积分器级，所述第二积分器级位于所述反馈环路中，与所述第一积分器级相连，并且有一个输入；一个比较器级，所述比较器级位于所述反馈环路中，与所述第二积分器级相连；一个功率开关级，所述功率开关级位于所述反馈环路中，并且具有一个输入和一个输出，所述功率开关级的输入与所述比较器级相连；和一个连续时间反馈路径，所述连续时间反馈路径自所述功率开关级的输出至所述第一和第二积分器级中至少一个的输入，由此形成反馈环路，所述反馈环路还包括减少与一个采样频率相应的混淆噪声效果的装置。
10．如权利要求9的开关功率放大器，进一步包括自所述功率开关级的输入至所述第一和第二积分器级中至少一个的输入的一个状态反馈路径。
11．如权利要求10的开关功率放大器，进一步包括一个与所述连续时间反馈路径，所述状态反馈路径，和所述第一和第二积分器级中至少一个的输入相连的加法器，所述加法器用于提供连续时间反馈和状态反馈的组合。
12．如权利要求9的开关功率放大器，其中所述减少装置包括位于所述连续时间反馈路径中的一个抗混淆噪声滤波器。
13．如权利要求9的开关功率放大器，其中所述功率开关级包括多个DMOS晶体管。
14．如权利要求13的开关功率放大器，其中所述多个DMOS放大器的结构为H-桥形。
15．如权利要求9的开关功率放大器，进一步包括引入一个高频振动信号的装置，以消除音频。
16．一个开关功率放大器，包括一个第一积分器级，所述第一积分器级位于一个反馈环路中，并且有一个输入；一个第二积分器级，所述第二积分器级位于所述反馈环路中，与所述第一积分器级相连，并且有一个输入；一个第三积分器级，所述第三积分器级位于所述反馈环路中，与所述第二积分器级相连，并且有一个输入；一个比较器级，所述比较器级位于所述反馈环路中，与所述第三积分器级相连；一个功率开关级，所述功率开关级位于所述反馈环路中，并且具有一个输入和一个输出，所述功率开关级的输入与所述比较器级相连；和一个连续时间反馈路径，所述连续时间反馈路径自所述功率开关级的输出至所述第一，第二和第三积分器级中至少一个的输入，由此形成反馈环路，所述反馈环路还包括减少与一个采样频率相应的混淆噪声效果的装置。
17．如权利要求16的开关功率放大器，进一步包括一个加法器，与所述连续时间反馈路径和所述第一，第二和第三积分器级中至少一个的输入相连；一个状态反馈路径，自所述功率开关级的输入至所述加法器；其中所述加法器向所述第一，第二和第三积分器级中至少一个的输入提供连续时间反馈和状态反馈的组合。
18．如权利要求16的开关功率放大器，其中所述减少装置包括位于所述连续时间反馈路径中的一个抗混淆噪声滤波器。
19．如权利要求16的开关功率放大器，其中所述功率开关级包括多个DMOS晶体管。
20．如权利要求19的开关功率放大器，其中所述多个DMOS放大器的结构为H-桥形。
21．如权利要求16的开关功率放大器，进一步包括引入一个高频振动信号的装置，以消除音频。
22．一个信号处理方法，包括步骤将一个输入信号引入一个频率选择网络，由此产生一个频率选择信号；以一个采样频率采样所述频率选择信号，由此产生一个采样信号；开关所述采样信号，由此产生一个连续时间输出信号；和将所述连续时间输出信号反馈回至所述频率选择网络，由此产生一个噪声整形信号。
23．如权利要求22的方法，其中所述引入步骤由至少一个积分器级执行，所述方法进一步包括将所述采样信号反馈回至所述至少一个积分器级的步骤。
24．如权利要求23的方法，进一步包括步骤组合所述连续时间输出信号和所述采样信号，由此产生一个组合的反馈信号；和将所述组合反馈信号反馈回至所述至少一个积分器级。
25．如权利要求22的方法，进一步包括减少混淆噪声效果的步骤。
26．如权利要求25的方法，其中所述减少步骤包括在将所述连续时间输出信号反馈回至所述频率选择网络以前，用一个抗混淆噪声滤波器对所述连续时间输出信号进行滤波的步骤。
27．如权利要求25的方法，其中所述频率选择网络包括至少一个采样级，所述减少步骤包括相对于所述采样频率而言，过采样所述至少一个采样级的步骤。
28．如权利要求25的方法，其中所述频率选择网络包括至少一个积分器级，所述减少步骤包括向所述至少一个积分器级提供抗混淆噪声特性的步骤。
29．如权利要求22的方法，进一步包括向所述频率选择信号引入一个高频振动信号的步骤，以消除音频。
30．如权利要求22的方法，其中所述输入信号包括一个模拟信号。
31．如权利要求22的方法，其中所述输入信号包括一个数字信号。
32．一个信号处理电路，包括一个频率选择网络，位于一个反馈环路中；一个采样模拟-数字转换器，所述采样模拟-数字转换器位于所述反馈环路中，并且被用一个采样频率进行采样；一个开关装置，耦合成被所述采样模拟-数字转换器驱动，以产生一个连续时间输出信号；和用于连续检测并且将所述连续时间输出信号反馈回至所述频率选择网络的装置，以在所述反馈环路中纠正噪声和畸变和进行噪声整形。
33．如权利要求32信号处理电路，其中所述频率选择网络是一个具有抗混淆噪声特性的模拟频率选择网络。
34．如权利要求32信号处理电路，其中所述频率选择网络是一个模拟频率选择网络，和其中所述检测和反馈装置包括一个抗混淆噪声滤波器。
35．如权利要求32信号处理电路，其中所述频率选择网络是一个采样频率选择网络。
36．如权利要求35信号处理电路，其中所述采样频率选择网络相对于所述采样频率而言是过采样。
37．如权利要求35信号处理电路，其中所述检测和反馈装置包括一个抗混淆噪声滤波器。
38．如权利要求32信号处理电路，其中所述频率选择网络包括至少一个积分器级。
39．如权利要求32信号处理电路，其中所述频率选择网络包括至少一个谐振器级。
40．如权利要求32信号处理电路，其中所述采样模拟-数字转换器包括一个两电平量化器。
41．如权利要求32信号处理电路，其中所述采样模拟-数字转换器包括一个n-电平量化器。
42．如权利要求32信号处理电路，其中所述频率选择网络构造为接收一个模拟信号输入。
43．如权利要求32信号处理电路，其中所述频率选择网络构造为接收一个数字输入信号。
44．如权利要求32信号处理电路，进一步包括一个第二反馈装置，以将一个采样信号从所述采样模拟-数字转换器反馈至所述频率选择网络中至少一个中间点。
全文摘要
提供了一个信号处理电路,在其一个反馈环路中包括一个频率选择网络(314),以进行噪声整形。所述反馈环路中的一个采样模拟—至—数字转换器(318)所工作的采样频率大大高于奈奎斯特频率。一个开关装置(312)由所述采样模拟—至—数字转换器驱动,并且产生一个连续时间输出信号,该连续时间输出信号被连续检测,并且在所述反馈环路中被反馈回所述频率选择网络(314)以纠正噪声和畸变。还可以将所述模拟—至—数字转换器的输出的状态反馈(即数字或者采样)与所述开关输出的连续时间反馈一起使用。
文档编号H03F1/38GK1223031SQ97195669
公开日1999年7月14日 申请日期1997年5月28日 优先权日1997年5月28日
发明者阿迪·S·特里帕斯, 卡里·L·德拉诺 申请人:特里帕斯科技公司