专利名称：驱动电路的制作方法
技术领域：
本发明涉及驱动电路，更详细地说，涉及适合于驱动半导体开关器件的驱动电路。
马达和其他伺服驱动器通常由含有隔离栅双极晶体管(IGBTs)或金属氧化物半导体场效应晶体管(MOSFETs)的电源电路来驱动，这种电源电路通常具有如
图1所示的半桥式配置。
参考图1，图中示出的其主电流通路串联连接在电源电压干线3和接地干线4之间的第一和第二IGBTs。分别与IGBTs1和2的栅极相连的引线5和6具有由外部电路(图中没有画出)所施加的控制电压，使得在任何时刻只有IGBTs1和2中的一个导通。这使输出引线7在电源电位或地电位下呈现出低阻抗输出，所述阻抗取决于在该时刻IGBTs1和2中的哪一个导通。
通过跨接在其发射极和栅极两端的15伏电压来控制IGBTs1和2，使电流流过其主电流通路。对于IGBT1来说，这是通过简单地把15伏电源加到端子5上来实现的，其电压的参考点为接地干线4。而问题出在对IGBT2的控制上，这是因为，为了将其栅极电位控制在发射极电位或高出发射极电位的15伏，要求该电路能够承受Vs量级的电压。它通常要高出地电位数百伏。
通常控制这些器件所使用的技术，如图2所示，是在IGBT的栅极控制电子线路和发射极之间建立某种形式的电隔离。
在该图中，使用隔离装置8分别在IGBT2的栅极和发射极两端以及控制电极9和接地电极10两端施加相同或相似的电压。
驱动电路通常必须在控制电路和被驱动的半导体开关器件之间提供数百伏的隔离。这是在先有技术中经常遇到的问题。
根据本发明的第一方面，提供一种用来驱动半导体开关器件的驱动电路，它包括脉冲变压器，该变压器包括具有第一和第二连接电极的初级线圈；向第一连接电极连续地施加来自于时钟信号的第一电压信号的装置；以及与第二连接电极相连的门电路，该门电路是可控的，以便根据控制信号而或者允许或者禁止电流流过初级线圈。
所述门电路最好包括可控的三态门，用于根据所述控制信号、或者施加来自时钟信号并与第一电压信号反相的第二电压信号、或者向第二连接电极提供高阻抗。
第一电压信号可以通过由逻辑器件从时钟信号中导出，并且通过晶体管电路施加到第一连接电极。所述逻辑器件可以包括反相门电路和由推挽晶体管电路组成的晶体管电路。
本发明提供一种可靠、简单并廉价的电路，当变压器被驱动时，所述电路能够提供所需的电流电平，而当变压器不被驱动时，将减轻该电路承受的不必要的负荷。
上述所有电路都不需要一种受控的电路、后者只有当需要输出时才受控而以准互补信号驱动相对的线圈接线，因此提高了可靠性，并且通过消除在产生准互补信号过程中各种消费时间(take-up times)之间的失调的可能性，提高了电路的性能。同时，与需要产生准互补信号的情况相比，所述电路使用的元件要较少，因此可以降低成本和电路的复杂性。
根据本发明的第二方面，提供一种用来驱动多个半导体开关器件的驱动电路，它包括至少两个脉冲变压器，每一个所述变压器包括具有第一和第二连接电极的初级线圈；可以用来向每一个所述第一连接电极连续地施加来自于时钟信号的第一电压信号的驱动装置；以及与每一个所述第二连接电极相联系的门电路，每一个所述门电路是可以独立控制的，以便根据各自的控制信号而或者允许或者禁止电流流过各个变压器的初级线圈。
所述第一电压信号最好由逻辑器件从时钟信号中导出，并且通过推挽晶体管驱动装置施加到第一连接电极。所述逻辑器件可以包括反相门电路。
所述门电路最好包括可控的三态门，用于根据其相应的控制信号、或者施加来自时钟信号并与第一电压信号反相的第二电压信号、或者向第二连接电极提供高阻抗。
这些电路可以提供这样的驱动电路，它们可以用于需要多个IGBTs、MOSFETs等等的应用场合、比起用已知的驱动电路来具有减少的元件数量、并且如果集成在单一电路中、则具有较少的管脚数目。这将可以降低制造成本，提高产量并提高电路的可靠性。
根据本发明第三个方面提供一种电源电路，它包括用来驱动该电源电路中半导体开关器件的驱动电路，所述驱动电路包括脉冲变压器，后者包括带有第一和第二连接电极的初级线圈；向第一连接电极连续地施加来自于时钟信号的第一电压信号的装置；以及与第二连接电极相连的门电路，可以控制该门电路、以便根据控制信号而或者允许或者禁止电流在初级线圈中流过。
根据本发明的第四方面提供一种电源电路，它包括用来驱动该电源电路的多个半导体开关器件的驱动电路，所述驱动电路包括至少两个脉冲变压器，每一个所述变压器包括具有第一和第二连接电极的初级线圈；可以用来向每一个所述第一连接电极连续地施加来自于时钟信号的第一电压信号的驱动装置；以及与每一个所述第二连接电极相联系的门电路，可以单独地控制每一个所述门电路、以便根据相应的控制信号而或者允许或者禁止电流流过各个变压器的初级线圈。
下面将参考附图描述仅作为例子的本发明的实施例，附图中图1显示已知的半桥式电路；图2示意地说明IGBT与其控制电子线路的隔离。
图3显示根据本发明的驱动电路；图4显示示范性的时序图。
参考图3，图中示出根据本发明的驱动电路，它包括调节电路11，脉冲变压器12-17，以及次级调节电路18-23。
调节电路11包括三态门24-29，反相器30，推挽晶体管电路31，控制输入端32-37，公共输出端38，初级驱动输出端39-44，以及时钟输入端45。
次级调节电路18-23中的每一个分别控制6个IGBTs(图中没有画出)中的相应的一个，IGBTs用来控制三相马达(图中没有画出)。由于图中所示的驱动电路的6路中每一路的操作基本上是相同的，所以，只需要说明32,24,39,12,18这一路以及公共电路45,30,31,38的工作原理，就可以了解本发明。
在电路工作中，推挽晶体管电路31在公共输出端38上提供一个低阻抗输出信号。借助于反相器30，该信号与施加于端子45上的时钟信号的相位相反，该信号最好是2MHz的方波信号。这样，与其它脉冲变压器13-17一样，脉冲变压器12的初级线圈的一根连接线始终被驱动。脉冲变压器12初级线圈的另一根连接线通过调节电路11的初级驱动输出端39与三态门24的输出相连。门电路24可以起这样的作用或者当施加于控制输入端32的控制信号为高电位时，三态门24在它的输出端输出跟随时钟信号的信号；或者当控制信号为低电位时，所述输出端输出高阻抗或“三态”输出信号。因此，三态门24与公共电路45,30,31,38相结合，就可以根据施加于控制输入端32上的信号，使脉冲变压器12初级线圈中导通2MHz方波信号，或者在其中没有任何信号。这种电路使在变压器12的初级线圈中流动的直流电流最小。图4中示出示范性的时序图。
参考图4，可以很容易地看出，只有当控制信号51为高电位时，输入端39的信号52才含有非零频率分量。同时可以很容易地看出，在这一条件下，信号52跟随时钟信号53，并与公共输出端38上的信号54反相。
回过来参考图3，次级调节电路18包括三个整流二极管46-48，npn晶体管49和电阻50。在使用中，IGBT(图中没有画出)的栅极与引线55相连，发射极与引线56相连。
通常脉冲变压器12具有一种特性，即，通过信号的频率范围在3kHz到10MHz之间。因此，施加在初级线圈中的2MHz时钟信号将大致不变地在出现在其次级线圈中，虽然它已经受到“舍入”的限量。二极管48的阴极与脉冲变压器12次级线圈的中心抽头的连接以及二极管46和47的阳极与该线圈的相反的两端的连接提供了直流整流，使得引线55相对于引线56处在正电位。因此，与这些引线连接的IGBT(图中没有画出)将被导通。
当变压器12被激励时，二极管48正向偏置，因此将通过保持晶体管49的基极相对于发射极的负电位来使得晶体管49保持截止。同时，通过IGBT本身栅极的电容使整流二极管46到48的开关作用所产生的电压尖峰变得平滑。现已发现，为了达到最佳工作状态，脉冲变压器12最好是3∶1的升压变压器，并且由5伏电压、几十毫安的电流来驱动。这允许使用现有的工作在通常的逻辑电压下的三态门电路，同时仍然向IGBT提供15伏的驱动信号。为了使门电容具有足够的充电电荷将IGBT正常导通，电流要足够大，而同时为了使门电容迅速放电，IGBT截止时间最小，电流要足够小，其电流范围应当在这两方面之间折衷选择。
当施加于终端32上的控制信号变为低电位时，门24输出三态，脉冲变压器12断电。因此，二极管48将终止正向偏置，并且，引线55和56之间的电位差将导致晶体管49的导通，IGBT门通过晶体管49的集电极-发射极通路放电。这一电路使得IGBT栅极可以有效地放电，并且使其导通和截止状态之间的过渡时间为最小。因此，使得由于IGBT开关所引起的功耗为最小。由于晶体管49的接入，因此不再需要外部电源来将门电容存储的电荷去掉。
虽然在图3的例子中已经使用了允许全波整流带有中心抽头的变压器，但是，显然，在该处可以使用半波整流电路。虽然需要特殊考虑次级调节电路的设计，但是它将允许使用比较简单的变压器。
图3所示的实施例提供了6个半导体开关器件的驱动电路，例如，该电路可以使用在三相马达驱动电路中。如图所示，脉冲变压器12-17中的每一个的初级线圈的一根连接线与公共输出端38相连。与每一脉冲变压器初级线圈的每一根连接线分别使用驱动装置相比，这种电路可以降低元件数量，以及调节电路11上管脚的数目。使用晶体管推挽电路31比起用一个晶体管来驱动单个脉冲变压器来显然必须具有更高的电流定额，但该电流定额只需增加三倍，因为在任何时刻只需使三个半导体开关器件导通。所示的电路的优点是需要的元件更少，因此在集成化制造中可以提高产量，相应地降低成本，改善可靠性。
虽然已经通过三相应用场合中用来控制6个半导体开关器件的6驱动器电路对本发明进行了说明，但是本发明的范围并不仅限于此，它同样适用于只需控制单个半导体开关的应用场合，以及含有多个这种器件的应用场合。
权利要求
1．一种用来驱动半导体开关器件的驱动电路包括脉冲变压器，该变压器包括具有第一和第二连接电极的初级线圈；向第一连接电极连续地施加来自于时钟信号的第一电压信号的装置；以及与第二连接电极相连的门电路，该门电路是可控的，以便根据控制信号而或者允许或者禁止电流流过初级线圈。
2．根据权利要求1的驱动电路，其特点在于所述门电路包括三态门电路，后者是可控的、以便根据所述控制信号而或者施加来自于时钟信号并与第一电压信号反相的第二电压信号、或者向第二连接电极提供高阻抗。
3．根据权利要求1或2的驱动电路，其特征在于所述第一电压信号是通过逻辑器件从所述时钟信号中导出的，并且通过晶体管电路施加到第一连接电极。
4．根据权利要求3的驱动电路，其特征在于所述逻辑器件包括反相门电路和由推挽晶体管电路组成的晶体管电路。
5．一种用来驱动多个半导体开关器件的驱动电路包括至少两个脉冲变压器，每一个所述变压器包括具有第一和第二连接电极的初级线圈；可以用来向每一个所述第一连接电极连续地施加来自于时钟信号的第一电压信号的装置；以及与每一个所述第二连接电极相联系的门电路，每一个所述门电路是可以独立控制的、以便根据各自的控制信号而或者允许或者禁止电流流过各个变压器的初级线圈。
6．根据权利要求5的驱动电路，其特征在于所述第一电压信号是通过逻辑器件从所述时钟信号中导出的，并且通过推挽晶体管驱动电路施加到第一连接电极。
7．根据权利要求6的驱动电路，其特征在于所述逻辑器件包括反相门电路。
8．根据权利要求5到7中的任何一项的驱动电路，其特征在于所述门电路中的每一个都包括三态门电路，后者是可控的、以便根据各自的控制信号而或者施加来自时钟信号并与第一电压信号反相的第二电压信号或者向各个第二连接电极提供高阻抗。
9．一种根据权利要求1到4中任意一项、以及权利要求5到8中任意一项的驱动电路。
10．一种电源电路，该电路包括用来驱动该电源电路中半导体开关器件的驱动电路，所述驱动电路包括脉冲变压器，它包括具有第一和第二连接电极的初级线圈；向第一连接电极连续地施加来自时钟信号的第一电压信号的装置；以及与第二连接电极相联系的门电路，该门电路是可控的，以便根据控制信号而或者允许或者禁止电流流过初级线圈。
11．根据权利要求10的电源电路，其特征在于所述门电路包括三态门电路，后者是可控的、以便根据控制信号而或者施加来自时钟信号并与第一电压信号反相的第二电压信号、或者向第二连接电极提供高阻抗。
12．根据权利要求10或11的电源电路，其特征在于所述第一电压信号是通过逻辑器件从所述时钟信号中导出的，并且通过晶体管电路施加到第一连接电极。
13．根据权利要求12的电源电路，其特征在于所述逻辑器件包括反相门电路和由推挽晶体管电路组成的晶体管电路。
14．一种电源电路，该电路包括用来驱动该电源电路中的多个半导体开关器件的驱动电路，所述驱动电路包括至少两个脉冲变压器，每一个所述变压器包括具有第一和第二连接电极的初级线圈；可以用来向每一个所述第一连接电极连续地施加来自于时钟信号的第一电压信号的驱动装置；以及与每一个所述第二连接电极相联系的门电路，每一个所述门电路是可以独立地控制的、以便根据各自的控制信号而或者允许或者禁止电流流过各个变压器的初级线圈。
15．根据权利要求14的电源电路，其特征在于所述第一电压信号是通过逻辑器件从所述时钟信号中导出的，并且通过晶体管推挽电路施加到第一连接电极。
16．根据权利要求15的电源电路，其特征在于所述逻辑器件包括反相门电路。
17．根据权利要求14到16中的任一项的电源电路，其特征在于所述门电路中的每一个都包括三态门电路，后者是可控的、以便根据各自的控制信号而或者施加来自时钟信号并与第一电压信号反相的第二电压信号或者向各个第二连接电极提供高阻抗。
全文摘要
驱动电路具有多个其初级绕组有公共端38的变压器。晶体管电路31在端子38上输出与加在端子45的时钟信号反相的低阻抗输出信号。因此,脉冲变压器12—17中每一个的初级线圈的一根连接线始终被驱动。脉冲变压器12—17的另一根连接线通过各自初级驱动输出端39—44与各个三态门24—29的输出相连。加在各个控制输入端32—37的控制信号为高电平时,每个门电路24—29在其输出端提供跟随时钟信号的信号,而控制信号为低电平时,提供高阻抗或“三态”输出。
文档编号H03K17/687GK1212512SQ9811859
公开日1999年3月31日 申请日期1998年9月2日 优先权日1997年9月3日
发明者B·W·威廉, J·N·麦奈尔 申请人:米特尔半导体有限公司