专利名称：可调整式双输出迟滞闩锁电路的制作方法
技术领域：
本实用新型系关于一种迟滞闩锁电路，尤其涉及一种具有可调整迟滞范围功能的双输出迟滞闩锁电路。
参考
图1A，其表示一种已知的单输出迟滞电路。其输入电压νi与输出电压νo的关系如图1D所示。在图1A中，输入电压νi输入至节点2，再经由电阻R4输入至运算放大器A1的反相输入端，最后得到输出电压νo。当输出电压νo增加Δνo时，节点1的电位增加了βΔνo(β为回授因子，β＝R2/(R1+R2))。因此，使输出电压νo更增加βAvΔνo(Av为运算放大器A1的开回路增益)，为一种正回授电路。
以下将说明迟滞现象是如何产生的。
由于齐纳二极管(Zener diode)D1与D2系反相连接，令Vo＝Vz+VD(VD与Vz分别为齐纳二极管D1或D2的正向电压与击穿电压)，并假设νi＜ν1，则νo＝+Vo，可得到ν1=VR+R2R1+R2(V0-VR)≡V1]]>其中，VR系为施加于电阻R2的电压。
在输入电压νi持续增加到νi＝V1之前，输出电压νo皆能持续维持在+Vo；当νi＞V1时，亦即到达临界电压时，则νo＝-Vo。所以，在输入电压νi由小至大的情况下，所得到的输出电压νo如图1B所示。
接着，降低输入电压νi的大小，在输入电压νi大于V2(以下说明)的条件依然成立的情况下，输出电压νo皆能维持在νo＝-Vo，其中V2值由下式决定V2=VR-R2R1+R2(V0+VR)]]>当νi＜V2时，νo又回复到+Vo。所以，在输入电压νi由大而持续减小的情况下，所能得到的输出电压νo与输入电压νi的关系如图1C所示。
根据图1B与图1C，可得到如图1D所示的结果。
此种迟滞电路的缺点为单一输出、对于可调整的电压VR不具对称性，不具任何闩锁效应(在输入电压移除后将恢复到零输入电压的输出电压状态)，以及闸门数量过多而提高成本。
图2A所示为另一种现有的迟滞电路，M1到M11皆代表MOS电晶体。如图2A所示，假设MOS电晶体M1的闸极为接地状态，此一电路的输入电压为νi，输出电压为νo。当νi远小于零时，M1导通，M2不导通，因而使M3与M10导通，M4与M11不导通，所有流经M5的电流i5系流经M1及M3，所以输出电压νo为高电压。此时，M10则提供以下的电流i10=(W/L)10(W/L)3i5]]>其中，(W/L)系为MOS电晶体的长宽比。
当νi一直往某个临界电压增加时(以下将说明此临界电压)，流经M5的电流i5开始部分流经M2，此种状况一直维持到流经M2的电流i2等于流经M10的电流i10为止。
分析临界电压的值如下由于M3与M10构成一个电流镜(current mirror)，因此，i10=(W/L)10(W/L)3i3]]>当i2＝i10时，下式成立i5＝i2+i1；(i1＝i3)因此，i3=i51+[(W/L)10/(W/L)3]=i1]]>i2＝i5-i1在得到M1与M2的电流i1与i2之后，可分别求得电压VGS1与VGS2如下VGS1=2i1/β1+VT1]]>VGS2=2i2/β2+VT2]]>其中，VT1与VT2分别为M1与M2的临界电压，β1与β2分别为M1与M2的电导参数，因而求得正临界电压VTRP+如下VTRP+＝VGS2-VGS1当输入电压νi到达正临界电压VTRP+时，整个电路改变运作方式，所有流经M5的电流i5变成流经M2与M4。因此，M11导通，M3、M10、与M1不导通。同理，可得到负临界电压VTRP。
因此，图2A的电路可得到输入电压νi与输出电压νo的关系图如图2B所示。
一般而言，图2A的电路并不常单独使用，必须再加上一个输出级，再加上四个MOS电晶体M6、M7、M8与M9(如图2C所示)，以达到合理的电压变化范围以及输出阻抗。在图2C中，输入电压系为νp与νN两端，输出电压为νo。
图2A与2C的电路虽然具有闩锁效应，但缺点在于仅有单一输出、迟滞范围过大(大约在几百毫伏特的等级)、以及迟滞范围无法调整。
综上所述，已知技术的迟滞电路的缺点在于单一输出、不对称、不具闩锁效应、迟滞范围过大、迟滞范围不能调整、或者电路采用的闸门数量过多所造成的成本过大等缺点。这就是本实用新型所要解决的问题。
为了解决已知技术的所述的问题，本实用新型将提供一种可调整式双输出迟滞闩锁电路，其优点在于具有对称性的双输出、磁滞范围小、闸极数量少、制造成本低、以及可借助由调整特定的电路参数来获得一可调整的迟滞范围。
本实用新型的第一基本特征，是关于一种可调整式双输出迟滞闩锁电路，它包括一个操作电压源，具有一个第一电压端与一个第二电压端；成共射极连接的第一与第二双载子电晶体，输入电压接在所述的两双载子电晶体的基极之间；一个第一电阻，其第一端连接到所述的第一电压端，其第二端连接到第一双载子电晶体的集极；一个第二电阻，其第一端连接到所述的第一电压端，其第二端连接到第二双载子电晶体的集极；一个第一定电流源，其第一端连接到第一与第二双载子电晶体的射极共同接点，其第二端连接到所述的第二电压端；成电流镜连接的第三与第四双载子电晶体，所述的两双载子电晶体的基极共同接点连接到第一双载子电晶体的集极，并且第三双载子电晶体的集极电流作为第一输出电流，第四双载子电晶体的集极连接到第二双载子电晶体的集极；成电流镜连接的第五与第六双载子电晶体，所述的两双载子电晶体的基极共同接点连接到第二双载子电晶体的集极，并且第六双载子电晶体的集极电流作为第二输出电流，第五双载子电晶体的集极连接到第一双载子电晶体的集极；第三、第四、第五与第六电阻，各该电阻的第一端分别连接到第三、第四、第五与第六双载子电晶体的射极，各该电阻的第二端接在一起；以及一个第二定电流源，其第一端连接到第三、第四、第五与第六电阻的各第二端的共同接点，其第二端连接到所述的第二电压端。
本实用新型的第二基本特征，是关于一种可调整式双输出迟滞闩锁电路，它包括一个操作电压源，具有一个第一电压端与一个第二电压端；成共源极连接的第一与第二MOS电晶体，输入电压接在所述的两MOS电晶体的闸极之间；一个第一电阻，其第一端连接到所述的第一电压端，其第二端连接到第一MOS电晶体的汲极；一个第二电阻，其第一端连接到所述的第一电压端，其第二端连接到第二MOS电晶体的汲极；一个第一定电流源，其第一端连接到第一与第二MOS电晶体的源极共同接点，其第二端连接到所述的第二电压端；成电流镜连接的第三与第四MOS电晶体，所述的两MOS电晶体的闸极共同接点连接到第一MOS电晶体的汲极，并且第三MOS电晶体的汲极电流作为第一输出电流，第四MOS电晶体的汲极连接到第二MOS电晶体的汲极；成电流镜连接的第五与第六MOS电晶体，所述的两MOS电晶体的闸极共同接点连接到第二MOS电晶体的汲极，并且第六MOS电晶体的汲极电流作为第二输出电流，第五MOS电晶体的汲极连接到该第一MOS电晶体的汲极；第三、第四、第五与第六电阻，各该电阻的第一端分别连接到第三、第四、第五与第六MOS电晶体的源极，各该电阻的第二端接在一起；以及一个第二定电流源，其第一端连接到该第三、第四、第五与第六电阻的各第二端的共同接点，其第二端连接到该第二电压端。
依据本实用新型第一基本特征，还可包括一个第七电阻，其第一端连接到所述的第一电压端，其第二端连接到第三双载子电晶体的集极；以及一个第八电阻，其第一端连接到所述的第一电压端，其第二端连接到第六双载子电晶体的集极，由第七与第八电阻的第二端取出电压信号作为输出信号。此外，本实用新型所使用的双载子电晶体可为npn或pnp双载子电晶体。而且，第三、第四、第五与第六电阻中，至多可有三个的电阻值为零。
依据本实用新型第二基本特徵，还可包括一个第七电阻，其第一端连接到所述的第一电压端，其第二端连接到第三MOS电晶体的汲极；以及一个第八电阻，其第一端连接到所述的第一电压端，其第二端连接到第六MOS电晶体的汲极，由第七与第八电阻的第二端取出电压信号作为输出信号。此外，本实用新型所使用的MOS电晶体可为NMOS或PMOS电晶体。而且，第三、第四、第五与第六电阻中，至多可有三个的电阻值为零。
依据本实用新型的可调整式双输出迟滞闩锁电路，利用双载子电晶体或MOS电晶体以完成双输出的迟滞闩锁电路，还利用多个电阻以调整迟滞范围的大小，借助噪音信号的状况以调整出减少噪音信号的影响，将可得到一种具有可调整功能的双输出迟滞闩锁电路。
下面将结合附图及实施例对本实用新型作进一步的详细说明。
图1A为一种现有的迟滞电路的电路图。
图1B至图1D为图1A所示电路的输入电压与输出电压的关系图。
图2A为另一种现有的迟滞闩锁电路的电路图。
图2B为图2A所示电路的输入电压与输出电压的关系图。
图2C为对应于图2A的现有迟滞闩锁电路的电路图，其中增加一个输出级。
图3A为本实用新型第一实施例的可调整式双输出迟滞闩锁电路的电路图，其输出为电流，并且其电晶体系采用npn双载子电晶体。
图3B为本实用新型第一实施例的可调整式双输出迟滞闩锁电路的电路图，其输出为电压，并且其电晶体系采用npn双载子电晶体。
图4A为本实用新型可调整式双输出迟滞闩锁电路的输入电压与两组输出电流的关系图。
图4B为本实用新型可调整式双输出迟滞闩锁电路的输入电压与两组输出电压的关系图。
图5A为本实用新型第二实施例可调整式双输出迟滞闩锁电路的电路图，其输出为电流，并且其电晶体系采用NMOS电晶体。
图5B为本实用新型第二实施例可调整式双输出迟滞闩锁电路的电路图，其输出为电压，并且其电晶体系采用NMOS电晶体。。
图6A与6B为以pnp双载子电晶体完成本实用新型第一实施例的电路图。
图7A与7B为以PMOS电晶体完成本实用新型第二实施例的电路图。符号的说明Ib1、Ib2定电流源R21～R28电阻Q21～Q26双载子电晶体M21～M26MOS电晶体I21～I26、Ic21、Ic22电流νi输入电压
Io1、Io2输出电流νo1、νo2输出电压VDD电压源S1状态点1.第一实施例图3A为本实用新型第一实施例可调整式双输出迟滞闩锁电路的电路图，其输出为电流，并且其电晶体系采用npn双载子电晶体。图4A为本实用新型可调整式双输出迟滞闩锁电路的输入电压与两组输出电流的关系图。
如图3A所示，因电晶体Q23与Q24的基极相连接、电晶体Q25与Q26的基极亦相连接，加上电流镜的效应，所以Q23与Q24会一起动作、Q25与Q26会一起动作。亦即，当Q24导通时，Q25不导通时，Q23会同步导通，Q26亦会同步不导通，反之亦然。所以，当输出电流Io1为HIGH时，Io2为LOW，反之亦然，此一功能造就成一对称性的迟滞闩锁电路，其原理说明如下。
假设初始状态的电流I24等于I25，当输入电压νi由0伏特增加时，流经电晶体Q21的电流Ic21增加，I21亦增加，使电压V21减少。由于I21＝Ic21+I25、I22＝Ic22+I24，所以I22减少、电压V22增加。因此，I25增加、I24减少。因I25增加与I24减少，造成正回授使得V21更进一步地减少、V22更进一步的增加，最后使Q25完全导通、Q24完全不导通。
然后，由于电流镜的原理，当Q25导通、Q24不导通时，Q26亦导通、Q23亦不导通，此时，I23＝I24＝0，I25+I26＝Ib1，所以Io1为LOW，Io2为HIGH，此状态可先以图4A与4B中的S1点表示。
接着，当输入电压νi渐渐减少至零时，此时的Ic21等于Ic22，但因I24＝0，I25≠0，所以I21＞I22、V21＜V22。由于正回授原理，最后使Q25与Q26导通、Q23与Q24不导通。因此，如同在S1点的状态，输出电流Io1为LOW，输出电流Io2为HIGH。此一特征，就是将输出电流锁住的闩锁效果。
因此，若要使Q25与Q26不导通、Q23与Q24导通，则必须使输入电压持续减少至零以下的负电压(例如VB)，以使Ic22与Ic21之间的电流差足以克服原始的残留电流I25，才可使Io1为HIGH、Io2为LOW。
同理，当νi由负值渐渐增加至零电压时，由于I24的残留电流，使得输出电流亦产生闩锁效果。直到νi增加到某个正电压(例如VA)时，以使Ic1与Ic2之间的电流差足以克服残留电流I24，才可使Io1为LOW、Io2为HIGH。
因此，整个迟滞闩锁电路的输入电压与两组输出电流的行进路线关系如图4A的箭头所示。
在图3A中，电阻R23、R24、R25与R26的功用在于借助这四个电阻比值的改变，即可改变电流I23、I24、I25与I26的比值，其关系式为I23I24≈R24R23;I25I26≈R26R25]]>在电晶体Q25与Q26导通、电晶体Q23与Q24不导通的闩锁状态下，由于定电流源Ib2的作用，使得I25+I26＝Ib2，此时的迟滞范围为(I25×R21/Av)，其中，Av为由电晶体Q21与Q22以及电阻R21与R22所形成的差动增益。
因此，可借助调整流经电晶体Q25的电流I25、或者调整电阻R21，即可调整迟滞范围的大小。并且，借助电阻R23、R24、R25与R26的电阻比值的改变，即可得到不同输出的输出电流Io1与Io2，达到不平衡(或平衡)的双输出功能。再者，因差动增益Av通常非常大，使得迟滞范围可小到几百个μV的范围。
此外，依据图3A的电路可得到输出电流，若要得到输出电压，则可由以下的说明来完成。
图3B为本实用新型第一实施例可调整式双输出迟滞闩锁电路的电路图，其输出为电压，并且其电晶体系采用npn双载子电晶体。图4B为本实用新型的可调整式双输出迟滞闩锁电路的输入电压与两组输出电压的关系图。
如图3B所示，此一可调整式双输出迟滞闩锁电路的原理与所述的图3A的原理相同，主要差异在于此电路增加两个电阻R27与R28，其第一端分别连接到原本的两个输出节点，第二端分别连接到电源VDD，因此可得到νo1与νo2的输出电压。当Io1为HIGH时，经过电阻R27的压降大，因此νo1为LOW，反之亦然。当Io2为HIGH时，经过电阻R28的压降大，因此νo2为LOW，反之亦然。因此，可得到输入电压与两组输出电压的关系如图4B所示。
2.第二实施例除双载子电晶体的外，亦可使用MOS电晶体来得到可调整式双输出迟滞闩锁电路。
图5A为本实用新型第二实施例可调整式双输出迟滞闩锁电路的电路图，其输出为电流，并且其电晶体系采用NMOS电晶体。图5B为本实用新型第二实施例可调整式双输出迟滞闩锁电路的电路图，其输出为电压，并且其电晶体系采用NMOS电晶体。
由于流经MOS电晶体的汲极的电流，系随著闸极-源极电压差的增大而增加，此特征徵，与所述的双载子电晶体随着基极-射极电压差的增大而增加的集极电流具有类似的特性，所以，如同图3A与3B的电路配置，以MOS电晶体的闸极、源极与汲极分别对应到双载子电晶体的基极、射极与集极的电路配置，亦可完成如图4A与4B的可调整式双输出迟滞闩锁电路。由于其原理皆与第一实施例相同，故省略详细的说明。
因此，本实用新型所提供的可调整式双输出迟滞闩锁电路具有以下的特点(一)具有闩锁现象，亦即，将输入电压移除后，输出的电压或电流亦能维持在移除输入电压之前的状态；(二)具有可调整大小的两组输出电压或电流；(三)迟滞范围亦具有可调整性。
在较佳实施例的详细说明中所提出的具体的实施例仅为了易于说明本实用新型的技术内容，而并非将本实用新型狭义地限制于所述的实施例，在不超出本实用新型的精神及以下权利要求保护范围的情况，可作种种变化实施。例如在第一实施例中，本实用新型虽以npn双载子电晶体来作说明，但采用pnp双载子电晶体亦未尝不可，其电路图如图6A与6B所示。而在第二实施例中，本实用新型虽以NMOS电晶体完成可调整式双输出迟滞闩锁电路，但亦可采用PMOS电晶体以完成之，其电路图如图7A与7B所示。因此本实用新型的真正范畴系由以下的权利要求保护范围加以限定。
权利要求1.一种可调整式双输出迟滞闩锁电路，它包括一个操作电压源，具有一个第一电压端与一个第二电压端；成共射极连接的第一与第二双载子电晶体，输入电压接在所述的两双载子电晶体的基极之间；一个第一电阻，其第一端连接到所述的第一电压端，其第二端连接到所述的第一双载子电晶体的集极；一个第二电阻，其第一端连接到所述的第一电压端，其第二端连接到所述的第二双载子电晶体的集极；一个第一定电流源，其第一端连接到所述的第一与第二双载子电晶体的射极共同接点，其第二端连接到所述的第二电压端；成电流镜连接的第三与第四双载子电晶体，所述的两双载子电晶体的基极共同接点连接到所述的第一双载子电晶体的集极，并且所述的第三双载子电晶体的集极电流作为第一输出电流，所述的第四双载子电晶体的集极连接到所述的第二双载子电晶体的集极；成电流镜连接的第五与第六双载子电晶体，所述的两双载子电晶体的基极共同接点连接到所述的第二双载子电晶体的集极，并且第六双载子电晶体的集极电流作为第二输出电流，所述的第五双载子电晶体的集极连接到所述的第一双载子电晶体的集极；第三、第四、第五与第六电阻，各该电阻的第一端分别连接到所述的第三、第四、第五与第六双载子电晶体的射极，各该电阻的第二端接在一起；以及一个第二定电流源，其第一端连接到所述的第三、第四、第五与第六电阻的各第二端的共同接点，其第二端连接到所述的第二电压端。
2.如权利要求1所述的可调整式双输出迟滞闩锁电路，其特征在于它还包括一个第七电阻，其第一端连接到所述的第一电压端，其第二端连接到所述的第三双载子电晶体的集极；以及一个第八电阻，其第一端连接到所述的第一电压端，其第二端连接到所述的第六双载子电晶体的集极，由所述的第七与第八电阻的第二端取出电压信号作为输出信号。
3.如权利要求1或2所述的可调整式双输出迟滞闩锁电路，其特征在于所述的第一、第二、第三、第四、第五与第六双载子电晶体为npn双载子电晶体。
4.如权利要求1或2所述的可调整式双输出迟滞闩锁电路，其特征在于所述的第一、第二、第三、第四、第五与第六双载子电晶体系为pnp双载子电晶体。
5.如权利要求1或2所述的可调整式双输出迟滞闩锁电路，其特征在于所述的第三、第四、第五与第六电阻中，至多有三个的电阻值为零。
6.一种可调整式双输出迟滞闩锁电路，它包括一个操作电压源，具有一个第一电压端与一个第二电压端；成共源极连接的第一与第二MOS电晶体，输入电压接在所述的两MOS电晶体的闸极之间；一个第一电阻，其第一端连接到所述的第一电压端，其第二端连接到所述的第一MOS电晶体的汲极；一个第二电阻，其第一端连接到所述的第一电压端，其第二端连接到所述的第二MOS电晶体的汲极；一个第一定电流源，其第一端连接到所述的第一与第二MOS电晶体的源极共同接点，其第二端连接到所述的第二电压端；成电流镜连接的第三与第四MOS电晶体，所述的两MOS电晶体的闸极共同接点连接到所述的第一MOS电晶体的汲极，并且所述的第三MOS电晶体的汲极电流作为第一输出电流，所述的第四MOS电晶体的汲极连接到所述的第二MOS电晶体的汲极；成电流镜连接的第五与第六MOS电晶体，所述的两MOS电晶体的闸极共同接点连接到所述的第二MOS电晶体的汲极，并且所述的第六MOS电晶体的汲极电流作为第二输出电流，所述的第五MOS电晶体的汲极连接到所述的第一MOS电晶体的汲极；第三、第四、第五与第六电阻，各该电阻的第一端分别连接到所述的第三、第四、该五与第六MOS电晶体的源极，各该电阻的第二端接在一起；以及一个第二定电流源，其第一端连接到所述的第三、第四、第五与第六电阻的各第二端的共同接点，其第二端连接到所述的第二电压端。
7.如权利要求6所述的可调整式双输出迟滞闩锁电路，其特征在于它还包括一个第七电阻，其第一端连接到所述的第一电压端，其第二端连接到所述的第三MOS电晶体的汲极；以及一个第八电阻，其第一端连接到所述的第一电压端，其第二端连接到所述的第六MOS电晶体的汲极，由所述的第七与第八电阻的第二端取出电压信号作为输出信号。
8.如权利要求6或7所述的可调整式双输出迟滞闩锁电路，其特征在于所述的第一、第二、第三、第四、第五与第六MOS电晶体为NMOS电晶体。
9.如权利要求6或7所述的可调整式双输出迟滞闩锁电路，其特征在于所述的第一、第二、第三、第四、第五与第六MOS电晶体系为PMOS电晶体。
10.如权利要求6或7所述的可调整式双输出迟滞闩锁电路，其特征在于所述的第三、第四、第五与第六电阻中，至多有三个的电阻值为零。
专利摘要一种可调整式双输出迟滞闩锁电路,包括:具有第一与第二电晶体的差动放大器、具有第三与第四电晶体的第一电流镜与具有第五与第六电晶体的第二电流镜。第一电晶体的集极连接第三与第四电晶体的共同基极及第五电晶体的集极。第二电晶体的集极连接第四电晶体的集极与第五、第六电晶体的基极。第三与第六电晶体的集极作为两输出电流端。此双输出磁滞闩锁电路优点:双输出、闸极数量少、对称性佳、迟滞范围可调整到数百个μV、制造成本低。
文档编号H03L7/00GK2358639SQ9920030
公开日2000年1月12日 申请日期1999年1月11日 优先权日1999年1月11日
发明者郭圭伟 申请人:育升半导体股份有限公司