适用于滤波多音调制系统的数字下变频电路的制作方法
【技术领域】
[0001]本发明涉及一种通信系统信号处理领域，适用于滤波多音调制(FMT)系统接收机设计的数字下变频电路。
【背景技术】
[0002]具有抗码间干扰(ISI)以及对频偏不敏感等优点的滤波多音调制技术(FMT)是目前除OFDM、SC-FDE之外的一项宽带传输技术，是一种与OFDM类似的新兴多载波调制技术。滤波多音调制技术是通过滤波器组将整个信道划分为若干个频带有限且互不重叠的子信道，用多个子载波在这些子带上进行信息的并行传输:在发射端，通过变频器将M路独立的调制信号搬移到频谱互不重叠的M个子载波上；在接收端，通过不同频率的混频器与低通滤波器的组合将频谱互不重叠的M个子载波分离出来单独进行解调。FMT系统具有高度的频谱约束性，有效的抑制了信道间干扰(ICI)，从而避免了无线通信中OFDM系统对频偏敏感性强这一难以解决的问题。
[0003]数字下变频器是宽带数字接收机的关键组成部分，目前FMT系统中普遍采用的数字下变频电路是先进行混频，再进行低通滤波，最后进行抽取，如图3所示。采用这种方式低通滤波器的工作频率必须与信号采样率相同，滤波后进行抽取时需要将低通滤波器的部分运算结果舍弃，客观上造成了低通滤波器运算量的浪费。由于FMT接收机需要使用M个低通滤波器，当信号带宽较宽时，信号采样率很高，混频和滤波的速率都很高，数字下变频所需的运算量很大，所以基于经典结构的FMT系统数字下变频电路会占用较多的硬件资源，对FMT系统的推广应用造成了很大的困难。
【发明内容】
[0004]本发明针对上述问题，根据FMT信号的特点，提供了一种能够不对低通滤波器的运算结果进行抽取，降低滤波器运行频率，进而降低硬件资源与设备功耗，适用于FMT系统的数字下变频电路。
[0005]本发明的上述目的可以通过以下措施来达到。一种适用于滤波多音调制系统的数字下变频电路，包括M个并联的混频器101和与M个混频器101串联的M个并行低通滤波器102，其特征在于:AD采样信号通过M个并联的混频器101后送入M个并行低通滤波器102，得到M路数字基带信号，混频器101的工作频率与AD采样速率fs相同，并行低通滤波器102的工作频率为fs/M ;并行低通滤波器102包括顺次串联在串/并转换器201M个输出端上的K个寄存器202，K个寄存器202带有K个滤波器系数203，通过K个乘法器204连接累加器205。其中M为FMT系统的子载波个数，M为自然数，K为滤波器阶数，K为自然数，并且K彡Mo
[0006]本发明相比现有技术，具有如下有益效果:
本发明提供了一种适用于FMT系统的数字下变频电路，根据FMT信号的特点，提供了一种能够不对低通滤波器的运算结果进行抽取的数字下变频电路。本发明与图3所示的先进行低通滤波再进行抽取的经典结构的FMT系统数字下变频电路等效，但本发明提供的数字下变频电路中滤波器的运算量及工作频率仅为经典结构的1/M，能有效降低FMT系统数字下变频电路所需的硬件资源与功耗。
[0007]本发明特别适合应用于FMT系统接收机数字下变频电路的设计。
【附图说明】
[0008]图1是本发明所提出的适用于FMT系统的数字下变频电路原理示意图。
[0009]图2是图1中并行低通滤波器的原理示意图。
[0010]图3是基于经典结构的FMT系统数字下变频电路原理示意图。
[0011]图中:101混频器、102并行低通滤波器；201串/并转换器、202寄存器、203滤波器系数、204乘法器、205累加器；301混频器、302低通滤波器、303抽取器。
【具体实施方式】
[0012]下面结合附图和具体实施例，对本发明进行详细说明。
[0013]参阅图1。在以下描述的实施例中，本发明提出的适用于FMT系统的数字下变频电路，包括M个并联的混频器101和与M个混频器101串联的M个并行低通滤波器102。AD采样信号通过M个并联的混频器101后送入M个并行低通滤波器102，得到M路数字基带信号，混频器101的工作频率与AD采样速率fs相同，并行低通滤波器102的工作频率为fs/Mo其中M为FMT系统的子载波个数，M为自然数，K为滤波器阶数，K为自然数，并且K多M。
[0014]参阅图2。并行低通滤波器102包括串/并转换器201、K个寄存器202、Κ个滤波器系数203、Κ个乘法器204、累加器205。串/并转换器201的每一路输出端顺次串联Κ/Μ个寄存器202，K个寄存器202与K个滤波器系数203、K个乘法器204 —一对应，每一路混频后的信号经过串/并转换器201后得到M路并行信号流，串/并转换器201的每一路输出端依次连接Κ/M个寄存器202，在时钟的控制下进行移位寄存，K个寄存器202与K个滤波器系数203通过K个乘法器204相乘后的结果同时送入累加器205，经过累加器205相加后得到一路数字基带信号。
[0015]以上所述，仅为本发明的较佳实施例，并非用于限定本发明的保护范围，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。
【主权项】
1.一种适用于滤波多音调制系统的数字下变频电路，包括M个并联的混频器101和与M个混频器(101)串联的M个并行低通滤波器(102)，其特征在于:AD采样信号通过M个并联的混频器(101)后送入M个并行低通滤波器(102)，得到M路数字基带信号，混频器(101)的工作频率与AD采样速率fs相同，并行低通滤波器(102)的工作频率为fs/M ； 并行低通滤波器(102)包括顺次串联在串/并转换器(201)M个输出端上的K个寄存器(202)，K个寄存器(202)带有K个滤波器系数(203)，通过K个乘法器(204)连接累加器(205)，其中M为FMT系统的子载波个数，M为自然数，K为滤波器阶数，K为自然数，并且K多M0
2.如权利要求1所述适用于滤波多音调制系统的数字下变频电路，其特征在于:串/并转换器(201)的每一路输出端顺次串联Κ/M个寄存器(202)，K个寄存器(202)与K个滤波器系数(203)、K个乘法器(204)——对应。
3.如权利要求1或2所述适用于滤波多音调制系统的数字下变频电路，其特征在于:每一路通过混频器(101)后的信号经过串/并转换器(201)后得到M路并行信号流，串/并转换器(201)的每一路输出端依次连接Κ/M个寄存器(202)，在时钟的控制下进行移位寄存，K个寄存器(202)与K个滤波器系数(203)通过K个乘法器(204)相乘后的结果同时送入累加器(205)，经过累加器(205)相加后得到一路数字基带信号。
【专利摘要】本发明提出的一种适用于滤波多音调制系统的数字下变频电路，根据FMT信号的特点，旨在提供一种能够不对低通滤波器的运算结果进行抽取，降低滤波器运行频率，进而降低硬件资源与设备功耗，适用于FMT系统的数字下变频电路。本发明通过下述技术方案予以实现：M个并联混频器的工作频率与AD采样速率fs相同，并行低通滤波器的工作频率为fs/M，M个并行低通滤波器102包括顺次串联在串/并转换器输出端上的K个寄存器，K个寄存器带有K个滤波器系数通过K个乘法器204连接累加器；AD采样信号通过M个并联混频器，将混频后信号送入串/并转换器201，经M个并行低通滤波器102，得到M路数字基带信号，其中M为FMT系统的子载波个数，M为自然数，K为滤波器阶数，K为自然数，并且K≥M。
【IPC分类】H03D7-16
【公开号】CN104579177
【申请号】CN201410658162
【发明人】吴世奇, 卢建川, 张剑
【申请人】中国电子科技集团公司第十研究所
【公开日】2015年4月29日
【申请日】2014年11月18日