差分放大电路及运算放大器的制造方法
【技术领域】
[0001] 本发明涉及一种半导体集成电路，特别是涉及一种差分放大电路，本发明还涉及 一种运算放大器。
【背景技术】
[0002] 运算放大器广泛应用于电子电路的控制中，应用极其广泛，根据其具体的应用对 运算放大器的多种指标如输入失调电压、输入失调电流、输入偏置电流、输入失调电压温 度系数、差模输入阻抗、共模输入阻抗、最大共模输入电压、最大差模输入电压、输入噪声电 压、电源抑制比、共模抑制比、最大输出电流、输出短路电流、开环输出阻抗、开环差分增益、 输出压摆、线性与谐波失真、输出电压转换速率、建立时间、单位增益带宽和大信号带宽等 又有各种不同的要求，通常需要根据具体的设计指标重新进行设计优化。如图1所示，是现 有运算放大器的结构原理图，一般现有运算放大器有以下几个部分构成：输入级101、增益 级103、输出驱动级105等构成，输入级101和增益级103之间、以及增益级103和输出驱动 级105之间都分别包括有一个缓冲器或电平移位102 ;输入级101为差分输入到单端输出 转换器，增益级103主要用于提供高增益；输出驱动级105主要用于提供小的输出阻抗r。， 或驱动大电容Q及小负载运算放大器又可分为单级运放、二级运放、多级运放等，其中 单级运放一般由图1中所示的从输入信号Vi到虚线AA部分之间的电路组成；二级运放一 般由图1中所示的从输入信号Vi到虚线BB部分之间的电路组成；三级运放一般由图1中 所示的从输入信号Vi到虚线CC部分之间的电路组成。
[0003]在现代CMOS工艺中通常使用全差分运算放大器。全差分运算放大器具有大输出 摆幅、无镜像极点等优点，因此可以得到高的闭环速度。运算放大器的输入级101 -般采用 差分放大电路实现，如图2所示是现有差分放大电路的电路图；现有差分放大电路包括由 NM0S管101和102组成的差分对，NM0S管101和102的源极连接在一起并接源极负载，图 2中源极负载为由NM0S管103组成的有源负载，NM0S管103为NM0S管104的镜像电路， NM0S管104的漏极输入电流源101，NM0S管103的源漏电流为电流源101的镜像电流。
[0004]NM0S管101和102的漏极负载分别由PM0S管M105和M106组成，PM0S管M105和 106的栅极连接在一起形成镜像电路。NM0S管101和102的栅极分别为一对差分输入信号 VINP和VINN的输入端，NM0S管102的漏极为单端信号的输出端。
[0005] 由图2可知，NM0S管101和102形成两个差分放大路径，当运算放大器的工作电 压比较大时，NM0S管101和102都为工作电压较大的高压NM0S管器件，这时NM0S管101 和102需要采用较厚的栅氧化层来满足器件的耐压需要。但是增加栅氧化层所带来的一个 不利影响是：随着栅氧化层的增加，NM0S管101和102之间的失配如阈值电压的失配也会 越来越大，最终会使得整个差分放大器和运算放大器的失配参数增加。也即当NM0S管101 和102的栅氧化层设计值相同时，即使NM0S管101和102采用完全相同的制造工艺形成， 由于制造工艺本身的原因不可能使NM0S管101和102的参数完全一致，二者之间会有一定 的差别从而形成失配。运算放大器的失配参数可由如下公式得到：
【主权项】
1. 一种差分放大电路，其特征在于：包括两条差分放大支路，第一条差分放大支路由 第一 NMOS管和第三NMOS管串联而成，第二条差分放大支路由第二NMOS管和第四NMOS管 串联而成； 所述第一 NMOS管的源极和所述第二NMOS管的源极连接在一起并通过一源极负载接 地； 所述第一 NMOS管的漏极连接所述第三NMOS管的源极,所述第二NMOS管的漏极连接所 述第四NMOS管的源极； 所述第一 NMOS管的栅极和所述第三NMOS管的栅极连接在一起并接正相差分输入信 号； 所述第二NMOS管的栅极和所述第四NMOS管的栅极连接在一起并接反相差分输入信 号； 所述第三NMOS管的漏极通过第一漏极负载连接电源电压；所述第四NMOS管的漏极通 过第二漏极负载连接所述电源电压； 所述第三NMOS管的漏极和所述第四NMOS管的漏极一起输出一对差分输出信号；或者， 选择所述第三NMOS管的漏极和所述第四NMOS管的漏极中的一个输出单端输出信号； 所述第一 NMOS管和所述第二NMOS管的形成工艺条件相同，所述第三NMOS管和所述第 四NMOS管的形成工艺条件相同，所述第一 NMOS管的栅氧化层的厚度小于所述第三NMOS管 的栅氧化层厚度，所述第一 NMOS管的工作电压小于所述第三NMOS管的工作电压，所述第一 NMOS管的阈值电压大于所述第三NMOS管的阈值电压；所述第二NMOS管的栅氧化层的厚度 小于所述第四NMOS管的栅氧化层厚度，所述第二NMOS管的工作电压小于所述第四NMOS管 的工作电压，所述第二NMOS管的阈值电压大于所述第四NMOS管的阈值电压； 所述差分放大电路的工作电压由所述第三NMOS管和所述第四NMOS管的工作电压决 定，所述第三NMOS管和所述第四NMOS管的栅氧化层厚度越大、所述第三NMOS管和所述第 四NMOS管的工作电压也越大、所述差分放大电路的工作电压也越大； 所述差分放大电路的两条差分放大支路之间的失配参数通过所述第一 NMOS管和所述 第二NMOS管的栅氧化层厚度进行调节，所述第一 NMOS管和所述第二NMOS管的栅氧化层厚 度越小、所述差分放大电路的两条差分放大支路之间的失配参数越小。
2. 如权利要求1所述的差分放大电路，其特征在于：所述源极负载为一由第一电流源 组成的有源负载。
3. 如权利要求2所述的差分放大电路，其特征在于：所述源极负载由第五NMOS管组 成，所述第五NMOS管的源极接地、漏极连接所述第一 NMOS管的源极； 第六NMOS管和所述第五NMOS管组成镜像电路，所述第六NMOS管的源极接地，所述第 六NMOS管的栅极和漏极连接所述第五NMOS管的栅极，所述第六NMOS管的漏极输入第二电 流源，流过所述第NMOS管的第一电流源为所述第二电流源的镜像电流。
4. 如权利要求1所述的差分放大电路，其特征在于：所述第一漏极负载和所述第二漏 极负载都为有源负载。
5. 如权利要求4所述的差分放大电路，其特征在于：所述第一漏极负载由第一 PMOS管 组成，所述第二漏极负载由第二PMOS管组成，所述第一 PMOS管的源极和所述第二PMOS管 的源极都接电源电压，所述第一PMOS管的漏极和栅极、所述第三NMOS管的漏极以及所述第 二PMOS管的栅极连接在一起，所述第二PMOS管的漏极连接所述第四NMOS管的漏极并作为 单端输出信号的输出端。
6. -种运算放大器，其特征在于：运算放大器的输入级电路为一差分放大电路，所述 差分放大电路包括两条差分放大支路，第一条差分放大支路由第一 NMOS管和第三NMOS管 串联而成，第二条差分放大支路由第二NMOS管和第四NMOS管串联而成； 所述第一 NMOS管的源极和所述第二NMOS管的源极连接在一起并通过一源极负载接 地； 所述第一 NMOS管的漏极连接所述第三NMOS管的源极,所述第二NMOS管的漏极连接所 述第四NMOS管的源极； 所述第一 NMOS管的栅极和所述第三NMOS管的栅极连接在一起并接正相差分输入信 号； 所述第二NMOS管的栅极和所述第四NMOS管的栅极连接在一起并接反相差分输入信 号； 所述第三NMOS管的漏极通过第一漏极负载连接电源电压；所述第四NMOS管的漏极通 过第二漏极负载连接所述电源电压； 所述第三NMOS管的漏极和所述第四NMOS管的漏极一起输出一对差分输出信号；或者， 选择所述第三NMOS管的漏极和所述第四NMOS管的漏极中的一个输出单端输出信号； 所述第一 NMOS管和所述第二NMOS管的形成工艺条件相同，所述第三NMOS管和所述第 四NMOS管的形成工艺条件相同，所述第一 NMOS管的栅氧化层的厚度小于所述第三NMOS管 的栅氧化层厚度，所述第一 NMOS管的工作电压小于所述第三NMOS管的工作电压，所述第一 NMOS管的阈值电压大于所述第三NMOS管的阈值电压；所述第二NMOS管的栅氧化层的厚度 小于所述第四NMOS管的栅氧化层厚度，所述第二NMOS管的工作电压小于所述第四NMOS管 的工作电压，所述第二NMOS管的阈值电压大于所述第四NMOS管的阈值电压； 所述差分放大电路的工作电压由所述第三NMOS管和所述第四NMOS管的工作电压决 定，所述第三NMOS管和所述第四NMOS管的栅氧化层厚度越大、所述第三NMOS管和所述第 四NMOS管的工作电压也越大、所述差分放大电路的工作电压也越大； 所述差分放大电路的两条差分放大支路之间的失配参数通过所述第一 NMOS管和所述 第二NMOS管的栅氧化层厚度进行调节，所述第一 NMOS管和所述第二NMOS管的栅氧化层厚 度越小、所述差分放大电路的两条差分放大支路之间的失配参数越小。
【专利摘要】本发明公开了一种差分放大电路，包括两条差分放大支路，各差分放大支路分别由两个NMOS管串联而成；一个NMOS管具有厚栅氧化层并连接在靠近电源电压一侧用于决定电路的工作电压；另一个NMOS管具有较薄的栅氧化层但是具有较大的阈值电压；整个电路的放大性能由两个阈值电压较高的NMOS管决定，而该两个NMOS管的栅氧化层较薄，能够使得两个差分放大支路的失配减少。所述本发明差分放大电路能够实现对工作电压的要求和失配的要求分开调节，同时具有较高的工作电压较低的失配；同时仅需要在各差分放大支路增加一个NMOS管就能实现，电路简单，具有较小的电路面积，成本较低。本发明还公开了一种运算放大器。
【IPC分类】H03F3-45
【公开号】CN104579206
【申请号】CN201410370454
【发明人】邵博闻
【申请人】上海华虹宏力半导体制造有限公司
【公开日】2015年4月29日
【申请日】2014年7月30日