基于jkff的qcg电路单元的制作方法
【专利说明】
[OOOU
技术领域本发明设及一种由两种触发边沿的JK触发器（JKF巧和MOS管组成的 产生四值时钟（Quaternary Clock,简称QCLK或QC)的电路单元。
【背景技术】 [0002] 由于四值时钟QCLK有着丰富的信息量，它在一个时钟周期中有六种 跳变沿，其跳变沿的种类和数量都比传统的二值时钟的多得多，所W基于四值时钟的触发 器有着结构简单和功耗低等特点W。
[0003] 从现有技术看，文献[1]提出了基于四值时钟QCLK的六边沿触发器，文献巧，3] 也利用四值时钟设计了相关的多值触发器。从相关的研究文献中可W看出，四值时钟QCLK 在数字电路中已经得到了切实可行的应用并显示出了其优越性。然而，上述文献中使用的 四值时钟有一个共同的特点，即被用到的四值时钟都是用仿真软件模拟产生，而非由实际 的集成电路生成。调查研究发现，目前尚无研究文献提及生成四值时钟QCLK的方法W及相 关的电路，也即，一个简单而实用的四值时钟发生器（Quaternary Clock Generator,简称 QCG)目前还是个空缺。而时钟是数字系统中最重要的信号，在时序电路中的作用是控制和 协调整个数字系统正常地工作。二值时钟信号可由石英晶体多谐振荡器产生，而四值时钟 目前还只能通过仿真软件模拟产生。该将限制四值时钟的实际应用，文献[1-3]中基于四 值时钟的触发器也将难W得到实用。
[0004] 为解决该一实际应用中的问题，即目前没有四值时钟发生器QCG，本发明利用石英 晶体振荡器或锁相环等产生的二值时钟作为输入信号，应用传输电压开关理论[4,引等知 识从开关级来发明一种产生四值时钟的QCG电路单元，W求发明的电路简单、稳定高效和 实用，W解决目前没有QCG集成电路单元的问题。
[000引参考文献：
[0006] [l]Lang，Y.-F.，Shen，J.-Z. . A general structure of all-eJKges-triggereJK flip-flop baseJK on multivalueJK clock， International Journal of Electronics， 2013,100, （12)，pp.1637-1645.
[0007] 凹夏银水，吴训威，多值时钟与并列式多拍多值触发器，电子学报，1997, 25,巧）， pp. 52-54.
[000引 [3]Xia Y. S.，Wang L.Y.，Almaini A.E.A.，A Novel Multiple-Value化 CMOS Flip-Flop Employing Multiple-ValueJK Clock， Journal of Computer Science anJK Technology,2005, 20，（2)，卵.237-242.
[0009] [4]Wu，X.，Prosser, F. . JKesi即 of ternary CMOS circuits baseJK on transmission function theory，International Journal of Electronics，1988,65，巧）， pp. 891-905.
[0010] [5]Prosse;r，F.，Wu，X.，Chen，X. CMOS I'ernary Flip-Flops&Hieir A阳lications. lEE ProceeJKings on Computer&JKigital Techniques，1988,135，巧），pp.266-272.
[0011]
【发明内容】
针对目前不能用简单的集成电路生成四值时钟的问题，即没有QCG电 路单元的问题，本发明的内容就是创造一种能产生文献[1]中使用的四值时钟QCLK的QCG 电路单元，且发明的QCG电路单元要电路结构简单、工作高效，且其输入输出信号要满足W 下四项要求：
[0012] 1)发明的电路单元有两个输入信号；二值时钟CLK及其反信号石!；^，它们逻辑 值取值为{0,3}且占空比为50%，即高低电平的时间比为1 : 1;
[0013] 2)发明的电路单元有一个输出信号：四值时钟QCLK，它的电平逻辑值取值为{0， 1，2,3}，在一个时钟周期内其电平逻辑值的输出次序为0- 1 一 2 - 3 - 2 - 1 一 0,每次 输出电平的持续时间相等；
[0014] 3)输入的二值时钟CLK与输出的四值时钟QCLK的频率比为3 : 1 ;
[001引 4)四值时钟QCLK应有极高的频率和幅度稳定度，满足相关时钟要求；
【附图说明】 [0016] 下面结合附图和【具体实施方式】对本发明作进一步详细说明。
[0017] 图1是本发明基于JKFF的QCG电路单元的线路图。
[001引图2是二值时钟CLK、信号Q。和Q 1的时序电压波形示意图。
[0019] 图3是图1所示电路中输入的二值时钟CLK、触发器FF0的输出信号Q。和FF1的 输出信号Qi和输出的四值时钟QCLK的电压瞬态波形图。
【具体实施方式】 [0020] 本发明利用逻辑值切换为0 - 3 - 0的二值时钟CLK来产生逻 辑值序列为0- 1 一 2 - 3 - 2- 1 一 0的四值时钟QCLK。根据二值时钟CLK和四值时 钟的对应关系，本发明用二值时钟CLK的逻辑值0来控制产生四值时钟QCLK的逻辑值1 和3 ;而用二值时钟CLK的逻辑值3来控制产生四值时钟QCLK的逻辑值0和2。由于四值 时钟QCLK的逻辑值切换次序为0 - 1 一 2 - 3 - 2 - 1 一 0,所W当CLK = 0时四值时钟 QCLK生成单元要依次轮流输出逻辑值1、3和1 ;当CLK = 3时它则要轮流依次输出逻辑值 2、0和2。为此，还需两个辅助控制信号Q。和Q 1来实现该种轮流输出，用Q。的3和0分别 来控制四值时钟逻辑值3和1的输出；用Qi的0和3分别控制四值时钟逻辑值2和0的输 出。Q。和Qi的低电平与高电平的持续时间之比应分别为2 : 1和2 : 1，即Q。和Qi的占 空比都为33. 3%。该样，在二值时钟CLK W及信号Q。和Q 1的控制下就能产生逻辑值序列 为0 - 1 一 2 - 3 - 2 - 1 一 0的四值时钟QCLK。本发明用JK触发器对二值时钟CLK进 行分频来获得信号Q。和Q 1。考虑到在实际电路中二值时钟CLK的有效边沿与触发器的输 出信号Q。和Q 1之间有时钟输出延迟，此延迟将在输出的四值时钟波形中产生毛刺，为消去 毛刺，输出信号Q。和Q 1应分别在二值时钟CLK的上升沿和下降沿处改变状态。综上所述得 知，信号Q。和Q 1是二值时钟CLK的S分频信号。二值时钟CLK与信号Q。和Q 1的波形示意 图及它们之间的时序关系如图2所示。
[0021] 为由二值时钟CLK获得Q。和Q 1两信号，本发明采用一个上升沿触发的JK触发器 (FF0)和一个下降沿触发的JK触发器（FF1)来组成二值时钟CLK的S分频电路。所述JK 触发器FR)和FF1分别输出在CLK上升沿处和下降沿处改变状态的S分频输出信号Q。和 Qi，信号^和^分别是Q。和Q 1的反信号。在本发明中，所述S分频电路的线路连接情况如 图1中的左电路所示，其电路设计具体描述为；信号^和Q分别接入所述JK触发器FF1的 输入端Ji和FR)的输入端J。，所述JK触发器FR)和FF1的输入端K。和K 1都接逻辑值为3 的电压源；该也就是说，所述JK触发器FR)的两输入信号的表达式为=吞，斬二3 ;所述 JK触发器FF1的两输入信号的表达式为=远，Ki= 3 ;所述触发器FF0和FF1的时钟信 号为输入的二值时钟CLK。该样，触发器FR)对CLK的上升沿敏感，其输出信号Q。是二值时 钟CLK的S分频信号且Q。的低电平与高电平的持续时间之比为2 : 1 ;触发器FF1对CLK 的下降沿敏感，其输出信号Qi也为二值时钟CLK S分频信号且Q 1的低电平与高电平的持续 时间比为2 : 1。信号Q。和Qi就是本发明所需的产生四值时钟QCLK的控制信号。有了产 生四值时钟QCLK的控制信号，根据
【发明内容】
和文献[4,5]中的传输电压开关理论，列出四 值时钟QCLK与二值时钟CLK、信号Q。和Q 1的开关级函数表达式；
[0022]
【主权项】
1. 一种基于JKFF的QCG电路单元，用输入的二值时钟CLK及其反信号QJC产生出 序列为〇 - 1 - 2 - 3 - 2- 1 - O的四值时钟QCLK，它包括一个上升沿触发的JK触发 器（FFO)、一个下降沿触发的JK触发器（FFl)、四个PMOS管（P1、P2、P3和P4)和四个NMOS 管（NI、N2、N3和N4);首先，用所述JK触发器FR)和FFl对二值时钟CLK进行三分频，分 别得到在CLK上升沿处和下降沿处改变状态的三分频输出信号％和Q i，它们的占空比都为 33. 3%，信号^和^:分别是％和Q i的反信号；然后，用所述八个MOS管组成产生四值时钟 的MOS管网络，其电路为所述PMOS管Pl的源极和漏极分别与逻辑值3的信号源和所述PMOS 管P2的源极相接，所述PMOS管P3的源极和漏极分别与逻辑值2的信号源和所述PMOS管 P4的源极相接，所述NMOS管Nl的源极和漏极分别与逻辑值1的信号源和所述NMOS管N2 的源极相接，所述NMOS管N3的源极和漏极分别与电源地和所述NMOS管M的源极相接，所 述MOS管P2、P4、N2和M的漏极连接在一起作为四值时钟QCLK的输出端；最后，用CLK、 、这和％控制所述MOS管网络产生四值时钟QCLK ; 所述基于JKFF的QCG电路单元，其特征在于：所述JK触发器FR)的两输入信号的表达 式为Λ =瓦.Ktl= 3 ;所述JK触发器FFl的两输入信号的表达式为J1 =^K1= 3 ;所述四 个输入信号的表达式在电路上实现为信号$和&分别接入所述JK触发器FFl的输入端J1 和FFO的输入端J。，所述JK触发器FFO和FFl的输入端1(。和K i都接逻辑值为3的电压源； 控制所述MOS管网络的信号具体连接为信号CLK、g、ζ?Ζ、、g、〇^和Q1 分别与所述MOS管PU P2、P3、P4、Nl、N2、N3和M的栅极相接。
【专利摘要】本发明涉及一种基于JKFF的QCG电路单元的电路设计问题。由于QC有着较大的信息量，它在相关研究文献中已经得到应用而显示出一定的优势。而目前QC信号只能由模拟软件仿真生成，国内外还没有简单而实用的集成电路可以产生QC信号。这里发明一种基于JKFF的QC信号产生电路单元，即QCG电路单元，它主要由两种JKFF以及MOS管组成。本发明即基于JKFF的QCG电路单元解决了目前不能由集成电路产生QC信号的问题，使得QC信号可以进行实际应用。模拟表明基于JKFF的QCG电路单元功能正确；另外，对发明的电路单元进行分析后表明，本发明的电路结构简单，性能高，且易于在电路里进行实际应用。
【IPC分类】H03K3-02
【公开号】CN104639111
【申请号】CN201510096485
【发明人】不公告发明人
【申请人】浙江工商大学
【公开日】2015年5月20日
【申请日】2015年3月4日