减少在放大器输入端的寄生不匹配的效应的制作方法
【技术领域】
[0001] 本说明书中所揭示的一个或多个实施例设及集成电路（1C)，且更明确地说，设及 移除电路内的放大器输入端处的系统寄生不匹配。
【背景技术】
[0002] 开关电容器电路被用于多种不同应用（包含，例如，模拟到数字转换器（ADC)及/ 或其它离散时间信号处理系统）内。一般来说，开关电容器电路通过断开及闭合一组开关 而使电荷在电路内的电容器之间移动来操作。开关电容器技术使电路能够达成高准确度。 然而，和其它电路相同，开关电容器电路易受寄生电容影响。常常在放大器的输入端处，且 更明确地说，在放大器的输入端与静态参考节点之间发现寄生电容。
【发明内容】
[0003] -种电路包含放大器，所述放大器具有差分输入级，所述差分输入级包含第一输 入端子及第二输入端子。所述电路进一步包含禪合到所述第一输入端子及所述第二输入端 子的差分输入线，及至少部分地涵盖所述差分输入线的屏蔽件。所述屏蔽件连接到所述放 大器的所述差分输入级的节点。
[0004] -种方法包含；提供放大器，所述放大器具有差分输入级，所述差分输入级包含第 一输入端子及第二输入端子；W及将差分输入线连接到所述第一输入端子及所述第二输入 端子。形成至少部分地涵盖所述差分输入线的屏蔽件。将所述屏蔽件连接到所述放大器的 所述差分输入级的节点。
【附图说明】
[0005] 图1A及1B是说明二相位电路的不同相位内的寄生电容的图式。
[0006] 图2是说明与图1中所示的放大器有关的寄生电容的图式。
[0007] 图3是说明与图1的放大器的输入端有关的寄生电容的图式。
[0008] 图4是说明包含禪合到放大器的内部节点的屏蔽件的电路的图式。
[0009] 图5是说明图4的电路的部分的图式。
[0010] 图6是说明展示寄生电容的图4的电路的部分的图式。
[0011] 图7是图4的电路的部分的布局图。
[0012] 图8是如图4中所说明的差分输入信号及屏蔽件的横截面侧视图。
[0013] 图9是屏蔽件连接到放大器的内部节点的屏蔽件配置的另一实例的横截面侧视 图。
[0014] 图10是说明移除放大器的输入端处的系统寄生不匹配的示范性方法的流程图。
【具体实施方式】
[0015] 尽管本说明书附有定义新颖特征的权利要求书，但相信本说明书内所揭示的各种 特征通过考虑结合图式的描述将得到较好的理解。出于说明目的提供本说明书内所描述的 过程、机器、制造及其任何变化。本说明书内所揭示的特定结构W及功能性细节并不解释为 限制性的，而是仅作为权利要求书的依据W及作为用于教示所属领域的技术人员W各种方 式使用在实际上任何适当详述的结构中所描述的特征的代表性依据。此外，本说明书内所 使用的术语W及短语并不意欲为限制性的，而是提供所描述的特征的可理解描述。
[0016] 本说明书设及集成电路（1C)，且更明确地说，设及移除放大器的输入端处的系统 寄生不匹配。根据本说明书内所揭示的本发明布置，可减少存在于差分放大器的输入端处 的寄生电容的效应。应用于连接到放大器的输入级的差分输入线的屏蔽件可连接到放大器 的内部节点，而非将屏蔽件连接到电路内的参考节点。举例来说，可将屏蔽件禪合到放大器 的输入级的共源极节点，而非禪合到接地或另一参考节点。通过将屏蔽件连接到放大器的 内部节点，可实质上减少放大器的输入端处的寄生电容的效应，由此增加电路的性能及准 确性。
[0017] 为说明的简单及清晰起见，图式中所示的元件未必按比例绘制。举例来说，为清楚 起见，可相对于其它元件夸大一些元件的尺寸。此外，在被认为适当的情况下，在图式之间 重复参考数字W指示对应、类似或相似特征。
[001引图1A及1B是说明二相位电路100的不同相位内的寄生电容的图式。图1A及1B中所示的电路100包含开关电容器技术。关于图1A及1B两者，电路100包含放大器105， 所述放大器具有具输入端子T1及T2的差分输入端及节点C处的提供Vout的输出端。电 容器C1连接到输入端子T1。电容器C2连接到输入端子T2。连接在节点A与节点B之间 的电容器CP1及CP2表示寄生电容。因而，CP1及CP2不是为电路100的部分的实体电容 器。更确切来说，出于对寄生效应的分析及建模的目的而包含CP1及CP2。
[0019] 图1A说明电路100的取样相位。图1B说明电路100的保持相位。为清楚起见， 未图示用W建立图1A中所示的配置及图1B中所示的配置的开关，及两个相位之间的用于 二相位操作的开关。明显地，"闭合"开关指示开关形成实体上连接到开关的电路的两个节 点之间的导电路径（例如，短路）。"断开"开关将实体连接到开关的电路的两个节点彼此 断开，由此形成两个节点之间的断路（例如，不导电路径）。
[0020] 在图1A中所说明的取样相位期间，将输入信号提供到节点D及E中的每一个，从 而使电容器C1充电到电压VC1且使电容器C2充电到电压VC2。在取样相位期间，断开的开 关（未图示）消除节点C与节点D之间的任何反馈路径。在取样相位期间，放大器105可 处于不操作状态中，在所述不操作状态中，节点C处无输出产生及/或不处理在输入端子T1 及T2处接收的输入信号。
[0021] 图1A内的提供到节点D及E的差分输入信号可为多种不同信号类型中的任一者。 一方面，例如，在节点D处提供的信号始终处于比提供到节点E的信号高的电平。在另一方 面中，差分输入信号可为双极信号，其中在节点D处提供的信号与节点E处的信号相比可较 高或较低。
[0022] 在图1B中所说明的保持相位期间，提供到节点D及E的差分输入信号自每一节点 断开。如所说明，节点C连接到节点D，从而形成反馈路径。此外，表示为Vx的固定电压连 接到节点E。固定电压Vx可为参考电压、接地或类似者。
[0023] 通过将合适控制信号提供到开关，电路100可在实施图1A的取样相位与实施图1B 的保持相位之间切换。电路100可用于或并入于多种不同电路及/或系统内。在一个实例 中，电路100被用作为或并入模拟到数字转换器（ADC)的开关电容器级内。
[0024] 出于说明目的，考虑电压Vin是在取样相位中在C1上取样且-Vin是在先前取样 相位中在C2上取样的情况。记住此操作，图1B中所说明的保持相位中的电路100的理想 转移函数是使用表达式1定义如下。
[00巧] (1) Vout = VX+VC1+VC2 = Vx巧（Vin)
[0026] 寄生电容CPI及CP2表示与放大器105的输入端有关的寄生电容。CPI连接在输 入端子T1与接地之间。CP2连接在输入端子T2与接地之间。当CP1及CP2平衡（例如，具 有相等电容值）时，电路100的转移函数如表达式1中所说明的保持理想。在该种情况下， 由于CP1及CP2的电容值相等，寄生电容的影响仅用W减少电路100的稳定时间。
[0027] 电路100的准确性损失在电容器C1及C2的电容值不匹配（例如，C1声C2)时及 /或在寄生电容CP1及CP2不匹配（CP1声CP2)时发生。考虑下文的表达式2中所说明的 匹配寄生电容及不匹配电容器（C1声C2)的情况。在本说明书内，C1及C2有时被称作"信 号电容器"，该是因为每一电容器位于到放大器105中的信号路径中。在表达式2内，出于 便利性目的，假设Vx的值为零（0);AC=Cl-C2;Cpar指寄生电容器的标称值（例如，CP1 或CP2的标称值）；且C指电容器（例如，C1或蝴的标称值。
[0028]
【主权项】
1. 一种电路，其包括： 放大器，其包括差分输入级，所述差分输入级包含第一输入端子及第二输入端子； 差分输入线，其耦合到所述第一输入端子及所述第二输入端子；以及 屏蔽件，其至少部分地涵盖所述差分输入线； 其中所述屏蔽件连接到所述放大器的所述差分输入级的节点。
2. 根据权利要求1所述的电路，其中所述差分输入级包含输入差分金属氧化物半导体 场效应晶体管（MOSFET)对。
3. 根据权利要求2所述的电路，其中所述差分输入级包括： 具有源极、漏极及栅极的第一晶体管；以及 具有源极、漏极及栅极的第二晶体管； 其中所述第一晶体管的所述源极连接到所述第二晶体管的所述源极，从而形成所述节 点。
4. 根据权利要求1到3中任一权利要求所述的电路，其中所述节点为共源极节点。
5. 根据权利要求3所述的电路，其中： 所述第一晶体管的所述栅极连接到所述第一输入端子；且 所述第二晶体管的所述栅极连接到所述第二输入端子。
6. 根据权利要求1到5中任一权利要求所述的电路，其中所述放大器为开关电容器电 路的部分。
7. 根据权利要求1到6中任一权利要求所述的电路，其中所述放大器为数据转换器电 路的部分。
8. 根据权利要求7所述的电路，其中所述屏蔽件位于所述差分输入线的每一侧上。
9. 根据权利要求1到8中任一权利要求所述的电路，其中所述差分输入线及所述屏蔽 件实质上平行。
10. 根据权利要求9所述的电路，其中所述差分输入线及所述屏蔽件实质上垂直于用 以实施所述电路的集成电路制造过程的处理层。
11. 根据权利要求1到10中任一权利要求所述的电路，其中： 所述第一输入端子通过所述差分输入线的第一输入线连接到第一电容器；且 所述第二输入端子通过所述差分输入线的第二输入线连接到第二电容器。
12. -种方法，其包括： 提供放大器，所述放大器包括差分输入级，所述差分输入级包含第一输入端子及第二 输入端子； 将差分输入线连接到所述第一输入端子及所述第二输入端子； 形成至少部分地涵盖所述差分输入线的屏蔽件；以及 将所述屏蔽件连接到所述放大器的所述差分输入级的节点。
13. 根据权利要求12所述的方法，其中所述差分输入级包含输入差分金属氧化物半导 体场效应晶体管（MOSFET)对。
14. 根据权利要求13所述的方法，其中所述差分输入级包括： 具有源极、漏极及栅极的第一晶体管；以及 具有源极、漏极及栅极的第二晶体管； 其中所述第一晶体管的所述源极连接到所述第二晶体管的所述源极，从而形成所述节 点。
15.根据权利要求14所述的方法，其中： 所述第一晶体管的所述栅极耦合到所述第一输入端子；且 所述第二晶体管的所述栅极耦合到所述第二输入端子。
【专利摘要】提供一种电路，所述电路包含放大器(405)，所述放大器包括差分输入级(430)，所述差分输入级包含第一输入端子及第二输入端子。所述电路进一步包含耦合到所述第一输入端子及所述第二输入端子的差分输入线(460)，及至少部分地涵盖所述差分输入线的屏蔽件(435)。所述屏蔽件连接到所述放大器的所述差分输入级的节点。
【IPC分类】H03F1-56, H03F3-45
【公开号】CN104838587
【申请号】CN201380047204
【发明人】派翠克·J·昆恩, 约翰·K·珍宁斯, 达拉·华许, 帕德拉·凯利
【申请人】吉林克斯公司
【公开日】2015年8月12日
【申请日】2013年8月21日
【公告号】EP2901550A1, US8902004, US20140085003, WO2014051896A1