一种降低上电过程功耗的方法
【技术领域】
[0001]本发明属于单片机的技术领域，特别涉及一种单片机上电功耗的方法。
【背景技术】
[0002]随着处理速度越来越快，时钟频率大幅提高；另一方面，单片机在上电过程中，需要进行一些配置及调校，因此需等待一定的时间才完成电路复位，进入正常工作模式；第三，根据不同的应用场景，需要等待的时间不同，需事先将等待时间存储在存储空间的某个位置，复位过程提前将该等待时间读取出来。复位过程中，一直开启内部高速时钟将带来很大的功耗浪费，尤其对功耗要求高的应用领域，例如:可穿戴设备，频繁开关机的设备等。
[0003]专利申请200610073411.9公开了一种上电复位电路，该申请是一种特别适用在带有时钟振荡器的电路系统中的上电复位电路，其包括开关电容电路、单向放电器以及方波整形电路，其中开关电容电路接收由时钟振荡器输出的时钟信号。本发明所提供的上电复位电路利用电路系统中的时钟振荡器，通过使用开关电容电路，在系统的各种状态变化过程中均产生了可靠的上电复位信号，具有性能可靠、功耗较低的优点。然而该专利申请是利用时钟振荡器产生上电复位信号的，对于系统内部的时钟并没有进行改进，上电过程中，一直使用内部高速晶振进行时间计数，仍然存在高频时钟的功耗浪费问题。
【发明内容】
[0004]为解决上述问题，本发明的目的在于提供一种降低上电过程功耗的方法，该方法能够适当地控制上电过程中高速晶振的启动，避免功耗的浪费。
[0005]本发明的另一个目的在于提供一种降低上电过程功耗的方法，该方法避免提前读取等待时间等部分参数，提高效率。
[0006]为实现上述目的，本发明的技术方案如下。
[0007]—种降低上电过程功耗的方法，该方法包括如下步骤:
[0008]1)、硬件复位完成后，默认将内部低速时钟作为复位过程中等待时间计数器的时钟；
[0009]2)、当等待时间计数器计数到一定的时间，开启内部高速晶振，读取程序区的等待时间参数；
[0010]3)、参数读取完毕后，关闭内部尚速晶振；
[0011]4)、继续使用内部低速时钟进行等待时间计数，等待时间完毕，完成数字电路复位，进入正常工作状态。
[0012]本发明基于低速时钟进行等待时间计数、控制高速晶振开启及读取程序区存储参数的方案，能够有效地控制高速晶振的工作时间，最终达到降低复位过程功耗的目的。
[0013]所述步骤2)中，通过高速时钟读取存储在程序区的等待时间参数，以及其他参数。
[0014]进一步，所述等待时间参数为固定选项，例如:0代表1ms，1代表10ms，2代表50ms, 3代表100ms....;所述其它参数包括有晶振校准值。
[0015]由于功耗与时钟频率成正比。与整个上电复位过程都使用高速时钟(几十MHz以上)相比，上电复位过程使用低速时钟(几十KHz)将大幅降低。因此，本发明不仅降低了复位过程因长时间开启高速晶振带来的功耗损失，而且也减少了程序存储区处于工作状态的功耗。
【附图说明】
[0016]图1是本发明所实施的电路结构图。
[0017]图2是本发明所实施的复位过程原理示意图。
[0018]图3是本发明所实施的控制流程图。
【具体实施方式】
[0019]为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
[0020]请参照图1、图2所示，
[0021]1)给单片机供电后，电压达到工作电压，则硬件复位完成，复位电路置起硬件复位完成信号。且开启内部低速时钟(low_clk_en有效)。
[0022]2)使用内部低速时钟进行等待时间计数器计数，此时，等待时间计数器只接受内部低速时钟模块的信号。
[0023]3)等待时间计数器计数达到300us，开启高速时钟模块，高速时钟开启信号high_clk_en 有效。
[0024]4)待高速时钟稳定后，将高速时钟(high_clk)给程序区读取模块。
[0025]5)程序区读取模块通过高速时钟读取存储在程序区的等待时间参数及其他参数。等待时间为固定选项，例如:0代表lms，1代表10ms，2代表50ms, 3代表100ms....;读取晶振校准值。
[0026]6)程序区读取模块将读取到的等待时间参数给等待时间计数器使用。
[0027]7)参数读取完成，关闭高速时钟(high_clk_en无效)。
[0028]8)等待时间计数器继续利用低速时钟计数到所读取的等待时间。
[0029]9)数字电路复位完成，进入正常工作状态。
[0030]而且本发明所实施的结构简单、易于实现，能够大幅度降低潜动控制成本，节省芯片成本。
[0031]以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。
【主权项】
1.一种降低上电过程功耗的方法，该方法包括如下步骤: 1)、硬件复位完成后，默认将内部低速时钟作为复位过程中等待时间计数器的时钟； 2)、当等待时间计数器计数到一定的时间，开启内部高速晶振，读取程序区的等待时间参数； 3)、参数读取完毕后，关闭内部尚速晶振； 4)、继续使用内部低速时钟进行等待时间计数，等待时间完毕，完成数字电路复位，进入正常工作状态。2.如权利要求1所述的降低上电过程功耗的方法，其特征在于所述步骤2)中，通过高速时钟读取存储在程序区的等待时间参数。3.如权利要求2所述的降低上电过程功耗的方法，其特征在于所述等待时间参数为固定选项，还包括有其它参数，所述其它参数包括有晶振校准值。
【专利摘要】本发明公开了一种降低上电过程功耗的方法，该方法硬件复位完成后，默认将内部低速时钟作为复位过程中等待时间计数器的时钟；当等待时间计数器计数到一定的时间，开启内部高速晶振，读取程序区的等待时间参数；参数读取完毕后，关闭内部高速晶振；等待时间完毕，完成数字电路复位，进入正常工作状态。本发明基于低速时钟进行等待时间计数、控制高速晶振开启及读取程序区存储参数的方案，能够有效地控制高速晶振的工作时间，最终达到降低复位过程功耗的目的。
【IPC分类】H03K3/012
【公开号】CN105322918
【申请号】CN201510685354
【发明人】唐疆斌
【申请人】深圳市芯海科技有限公司
【公开日】2016年2月10日
【申请日】2015年10月21日