具有快速建立时间的级联积分梳状滤波器及其设计方法
【技术领域】
[0001] 本发明涉及数字滤波器，尤其是涉及一种具有快速建立时间的级联积分梳状 (CIC:CascadedIntegratorComb)滤波器及其设计方法。
【背景技术】
[0002] Σ-ΔADC主要由模拟Σ-Δ调制器和数字降频滤波器构成，数字降频滤波器通常 采用CIC滤波器，CIC滤波器的阶数越高，其建立时间越长。如文献[1] "Low-Noise24-bit DeltaSigmaADC:ISL26132，ISL26134"（IntersilCorporation，2014.12)采用三阶Σ-Δ 调制器和四阶(：10滤波器，建立时间为四个输出数据周期；文献[2]"24^七八11&1(^-如-DigitalConverterForBridgeSensors:ADS1231"（TEXASINSTRUMENTSCorporation, 2010.12)采用三阶Σ-Δ调制器和四阶CIC滤波器，建立时间为四个输出数据周期;文献[3] "CS1232用户手册"（芯海科技，2011.08)采用三阶Σ-Δ调制器和四阶ClC滤波器，建立时间 为四个输出数据周期；文献[4] "前置超低噪声放大器24位模/数转换器芯片:HX530"（海芯 科技，2012)采用二阶Σ-Δ调制器和四阶CIC滤波器，建立时间为四个输出数据周期。以四 阶CIC滤波器为例，假设输出数据周期为lOOmS(lOHz)，则当芯片上电、芯片从掉电模式进入 工作模式、输出数据速率改变、输入通道切换或通道增益改变时，ADC芯片需要400mS的建立 时间才会输出第一个有效转换数据，之后ADC芯片才会每间隔100mS输出一个有效转换数 据。
[0003] 高阶CIC滤波器输出数据建立时间长的缺点，很大程度上影响了设备的待机时间， 特别是对于电池供电的设备。以电子秤为例，为了降低待机功耗，通常会在待机状态时令 ADC芯片和传感器间歇性的进入掉电模式、工作模式。对于同样的待机状态称重响应速度， 系统处在掉电模式的时间越长，处在工作模式的时间越短，即系统进入工作模式后ADC芯片 越快输出有效转换数据，则系统待机功耗越低。以1s响应时间为例，采用如上四阶CIC滤波 器，系统进入工作模式后需要400ms后才能对重量进行判断，所以系统处于掉电模式的时间 最多为600ms。若能加快ClC滤波器的建立时间，如只需等待100ms，则同样的响应速度，待机 时间达到原来的4倍。
[0004] 高速CIC滤波器相比低速CIC滤波器，虽然精度有所损失，但建立时间更短。如文献 [1 ]中80Hz的精度比10Hz低1.4位，但建立时间为10Hz的8倍；文献[2 ]中80Hz的精度比10Hz 低1.5位，但建立时间为10Hz的8倍；文献[3 ]中80Hz的精度比10Hz低1.1位，但建立时间为 10Hz的8倍;文献[4 ]中10Hz的精度比5Hz低0.4位，但建立时间为5Hz的2倍。所以可以在系统 参数改变时，利用高速CIC滤波器建立时间短的特点，通过动态调整CIC滤波器的输出数据 速率实现快速输出有效转换数据。
【发明内容】
[0005]本发明的目的在于提供一种具有快速建立时间的级联积分梳状(CIC:Cascaded IntegratorComb)滤波器及其设计方法。
[0006] 本发明所述具有快速建立时间的级联积分梳状滤波器设有：
[0007] 数字控制模块，主要用于监测系统参数，所述系统参数包括但不限于上电复位与 掉电使能、输出数据速率、输入通道、通道增益等，作为使能快速恢复的控制信号；
[0008] 高低速CIC滤波器，主要用于将前端模拟Σ-Δ调制器输出的高速率低精度位流转 换成低速率高精度数字信号输出；
[0009] 所述高低速CIC滤波器的输入端接前端模拟Σ- △调制器输出端，高低速CIC滤波 器的输出端输出低速率高精度数字信号，高低速CIC滤波器的控制信号输入端接数字控制 模块的使能快速恢复控制信号输出端。
[0010] 具有快速建立时间的级联积分梳状滤波器的设计方法，包括以下步骤：
[0011] ⑴数字控制模块检测各系统参数是否发生变化，若发生变化，则进入步骤⑵;若未 发生变化，则进入步骤(8)。
[0012] ⑵SEL[ 1:0 ] = 2 'boo，第一个输出数据时钟的上升沿，CIC滤波器输出降采样因子 为R/4的ClC滤波器的滤波值。
[0013 ]⑶第一个输出数据时钟的下降沿，SEL[ 1:0 ] = 2 'b01。
[0014]⑷SEL[ 1:0 ] = 2 'b01，第二个输出数据时钟的上升沿，CIC滤波器输出降采样因子 为R/2的ClC滤波器的滤波值。
[0015 ] (5)第二个输出数据时钟的下降沿，SEL[ 1:0 ] = 2 'b10。
[0016] (6)SEL[ 1:0 ] = 2 'b10，第三个输出数据时钟的上升沿，CIC滤波器输出降采样因子 为R/2的CIC滤波器将上次和当期数据累加求平均的滤波值。
[0017 ]⑵第三个输出数据时钟的下降沿，SEL[ 1:0 ] = 2 'b11。
[0018] (8)SEL[l:0] = 2'bll，第四个及之后输出数据时钟的上升沿，CIC滤波器输出降采 样因子为R的CIC滤波器的滤波值。
[0019] 本发明的CIC滤波器主要用于对Σ-Δ调制器输出的高速位流进行处理，滤除Σ-A调制器输出信号中所包含的高频量化噪声，同时进行信号降频。
[0020] 本发明利用了常见设备对于ADC的转换精度在待机状态相对工作状态低的特点， 提出了一种系统设计CIC滤波器的方法。该设计方法利用高速CIC滤波器建立时间短的特 点，将高速CIC滤波器和低速CIC滤波器结合起来，在系统参数改变时，最先输出的几个数据 由高速CIC滤波器输出，从而有效缩短CIC滤波器建立时间；而且待低速CIC滤波器完全建立 起来，之后的数据都由其输出，又保证了系统在工作状态时对ADC精度高的要求。而且，当低 速CIC滤波器建立起来后，若没有关闭高速CIC滤波器，则当输出数据速率需要从低速切换 到高速时，高速CIC滤波器可以马上输出有效转换数据，不需要任何建立时间。由于低速CIC 滤波器的增益是高速CIC滤波器的2的次方关系，因此只需通过简单的移位操作即可实现增 益的一致，不需要额外的增益调整电路。
【附图说明】
[0021 ]图1为本发明实施例的总体电路结构框图。
[0022] 图2为本发明实施例的CIC滤波器结构框图。
[0023] 图3为本发明实施例的高低速CIC滤波器电路结构。
【具体实施方式】
[0024] 本发明由数字控制模块1、高低速CIC滤波器2组成，总体电路框图如图1所示。
[0025] 数字控制模块1的输入信号为各系统参数，包括上电复位和退出掉电、输出数据速 率、通道增益、输入通道等。当任一系统参数发生变化时，令选择信号SEL[l:0] = 2'b00，每 一个输出数据时钟来时SEL[ 1:0 ]值加1，直到SEL[ 1:0 ] = 2 'b11。
[0026] 图2为CIC滤波器结构框图，主要由积分器（1/(1-厂4，、降采样开关和微分器（1-构成，其中X(z)为Σ-Δ调制器的输出信号，Υ(ζ)为CIC滤波器的输出信号，L表示CIC滤 波器的阶数，R表示若积分器的工作频率为Fs，则微分器的工作频率为Fs/R，S卩CIC滤波器的 输出数据速率为Fs/RAz)经过积分器以频率Fs进行积分，然后经过微分器以频率Fs/R进行 微分后输出数据Y(z)。
[0027]图3为高低速CIC滤波器电路结构，采用四阶CIC结构，
采用边沿触发器实
表示各微分器的工作频率依次为积分器工作频率 的4/R、2/R和1/1?，[1:0][肝4:0][肝8:0]表示数据位宽。
[0028]当系统参数发生变化时，SEL[ 1:0]值由2'b00递增到2'bll，并保持在2'bll，即第 一个数据由降采样因子为R/4的CIC滤波器输出，第二个数据由降采样因子为R/2的CIC滤波 器输出，第三个数据由降采样因子为R/2的CIC滤波器将上次和当前数据经累加求平均后输 出，第四个及之后的数据由降采样因子为R的CIC滤波器输出。同样以输出数据周期为100mS 为例，CIC滤波器的建立时间由400mS提高到100mS。
[0029] 所述系统设计CIC滤波器的方法包括以下步骤：
[0030] ⑴数字控制模块检测各系统参数是否发生变化，若发生变化，进入步骤⑵;若未发 生变化，进入步骤(8)。
[0031]⑵SEL[ 1:0 ]= 2 'boo，第一个输出数据时钟的上升沿，滤波器输出降采样因子为R/ 4的ClC滤波器的滤波值。
[0032]⑶第一个输出数据时钟的下降沿，SEL[ 1:0 ] = 2 'b01。
[0033]⑷SEL[l:0]=2'b01，第二个输出数据时钟的上升沿，滤波器输出降采样因子为R/ 2的CIC滤波器的滤波值。
[0034] (5)第二个输出数据时钟的下降沿，SEL[ 1:0 ] = 2 'b10。
[0035] (6)SEL[ 1:0 ] = 2 'b10，第三个输出数据时钟的上升沿，滤波器输出降采样因子为R/ 2的CIC滤波器将上次和当期数据累加求平均的滤波值。
[0036] (7)第三个输出数据时钟的下降沿，SEL[ 1:0 ] = 2 'b11。
[0037] (8)SEL[l:0] = 2'bll，第四个及之后输出数据时钟的上升沿，滤波器输出降采样因 子为R的CIC滤波器的滤波值。
【主权项】
1. 具有快速建立时间的CIC滤波器，其特征在于设有： 数字控制模块，用于监测系统参数，输出使能快速恢复的控制信号； 高低速CIC滤波器，用于将前端模拟Σ- △调制器输出的高速率低精度位流转换成低速 率高精度数字信号输出； 所述高低速CIC滤波器的输入端接前端模拟Σ- △调制器输出端，高低速CIC滤波器的 输出端输出低速率高精度数字信号，高低速CIC滤波器的控制信号输入端接数字控制模块 的使能快速恢复控制信号输出端。2. 如权利要求1所述具有快速建立时间的CIC滤波器，其特征在于所述系统参数包括但 不限于上电复位与掉电使能、输出数据速率、输入通道、通道增益。3. 具有快速建立时间的CIC滤波器的设计方法，其特征在于包括以下步骤： ⑴数字控制模块检测各系统参数是否发生变化，若发生变化，则进入步骤⑵;若未发生 变化，则进入步骤(8); ⑵SEL[ 1:0 ] = 2 'bOO，第一个输出数据时钟的上升沿，CIC滤波器输出降采样因子为R/4 的CIC滤波器的滤波值； (3)第一个输出数据时钟的下降沿，SEL[l:0] = 2'b01; ⑷SEL[ 1:0 ] = 2 'bO1，第二个输出数据时钟的上升沿，CIC滤波器输出降采样因子为R/2 的CIC滤波器的滤波值； (5) 第二个输出数据时钟的下降沿，SEL[l:0] = 2'bl0; (6)SEL[ 1:0 ] = 2 'b10，第三个输出数据时钟的上升沿，CIC滤波器输出降采样因子为R/2 的CIC滤波器将上次和当期数据累加求平均的滤波值； ⑵第三个输出数据时钟的下降沿，SEL[ 1:0 ] = 2 'b11; (8)SEL[l:0] = 2'bll，第四个及之后输出数据时钟的上升沿，CIC滤波器输出降采样因 子为R的CIC滤波器的滤波值。
【专利摘要】具有快速建立时间的级联积分梳状滤波器及其设计方法，涉及数字滤波器。所述具有快速建立时间的级联积分梳状滤波器设有：数字控制模块，主要用于监测系统参数，所述系统参数包括但不限于上电复位与掉电使能、输出数据速率、输入通道、通道增益等，作为使能快速恢复的控制信号；高低速CIC滤波器，主要用于将前端模拟Σ-Δ调制器输出的高速率低精度位流转换成低速率高精度数字信号输出；所述高低速CIC滤波器的输入端接前端模拟Σ-Δ调制器输出端，高低速CIC滤波器的输出端输出低速率高精度数字信号，高低速CIC滤波器的控制信号输入端接数字控制模块的使能快速恢复控制信号输出端。
【IPC分类】H03H17/02
【公开号】CN105450199
【申请号】CN201510807427
【发明人】郭东辉, 林超
【申请人】厦门大学
【公开日】2016年3月30日
【申请日】2015年11月19日