一种高相噪性能的自偏置锁相环电路的制作方法
【技术领域】
[0001] 本发明设及电子技术。
【背景技术】
[0002] John G.Maneatis 1996年发表在IE邸 JOURNAL OF SOLID-STATE CIRCUITS上的 名为《Low-Jitter Process - Independent DLL and PLL Based on Self-Biased Techniques》的文献，其锁相环架构的电路框图和小信号模型如图1、2所示。
[0003] 对图1、2的分析可得：
[000引从上式可知其传递函数为
':，分子中出现了零点，与图3中电阻电容的串 联效果一致，从而解决了系统的稳定性问题。其不足之处在于，依然存在高频噪声对相噪产 生较大不良影响的问题。
【发明内容】
[0009] 本发明所要解决的技术问题是，提出一种能够更好的滤除高频噪声的自偏置锁相 环。
[0010] 本发明解决所述技术问题采用的技术方案是，一种高相噪性能的自偏置锁相环， 包括分频器、鉴频鉴相器、第一电荷累、第二电荷累、偏置产生电路和电压控制振荡器，第一 电荷累的输出端连接偏置产生电路，第二电荷累的输出端连接电压控制振荡器，第二电荷 累的输出端还通过第二电容C2接固定电平。
[0011] 本发明在现有技术的锁相环的开环传递函数的基础上为了提高其滤除高频噪声 的能力，提出了新的结构，即增加一个极点。该方法在基于化hn G.Maneatis提出的锁相环 电路结构上，在第二个电荷累输出添加一个电容，就可构造出开环传递函数在零点后多一 个极点，最终实现滤除高频噪声，提高锁相环相噪性能。
【附图说明】
[0012] 图1是现有技术的电路框图。
[0013] 图2是现有技术的小信号模型图。
[0014] 图3是现有技术自偏置锁相环的低通滤波器模型图。
[0015] 图4是本发明的自偏置锁相环的低通滤波器模型图。
[0016] 图5是本发明的电路框图。
[0017] 图6是本发明的小信号模型图。
【具体实施方式】
[0018] 本发明的的自偏置锁相环电路的低通滤波器模型如图4所示，其传递函数为
，多了一个极点，从而可W更好的滤除高频噪声，而化hn G.Maneatis提出 的电路结构中没有运个滤除高频噪声的极点。本发明在基于化hn G.Maneatis提出的锁相 环电路结构上，在第二个电荷累输出增加一个电容，构造出开环传递函数在零点之后多出 一个极点，从而可W滤除高频噪声，有利于提高锁相环相噪性能。
[0019] 参见图5,本发明的电路结构包括:鉴频鉴相器，第一电荷累，第二电荷累，两个电 容(Cl, C2);偏置产生电路；电压控制振荡器;分频器。第二个电荷累输出增加了一个电容。 运就是跟化hn G. ManeatiS提出的锁相环电路结构不同之处，该电容的加入使得新的自偏 置锁相环对高频噪声有滤除作用。第二电荷累的输出增加了电容C2后，其小信号模型如图6 所示，从偏置产生电路的Vbp看，C2与等效电阻R是并联的。根据图6有如下公式推导：
[0023]可知，其传递函数不仅继续存在零点，而且还出现了新的极点。因此，本发明的自 偏置锁相环不仅延续了传统的自偏置锁相环的稳定性，而且具有更好的滤除高频噪声的特 性，从而提高了自偏置锁相环的相噪性能。
【主权项】
1. 一种高相噪性能的自偏置锁相环电路，包括分频器、鉴频鉴相器、第一电荷栗、第二 电荷栗、偏置产生电路和电压控制振荡器，第一电荷栗的输出端连接偏置产生电路，第二电 荷栗的输出端连接电压控制振荡器，其特征在于，第二电荷栗的输出端还通过第二电容 (C2)接固定电平。
【专利摘要】一种高相噪性能的自偏置锁相环电路，涉及电子技术。本发明包括分频器、鉴频鉴相器、第一电荷泵、第二电荷泵、偏置产生电路和电压控制振荡器，第一电荷泵的输出端连接偏置产生电路，第二电荷泵的输出端连接电压控制振荡器，其特征在于，第二电荷泵的输出端还通过第二电容接固定电平。本发明能够实现滤除高频噪声，提高锁相环相噪性能。
【IPC分类】H03L7/085, H03L7/18
【公开号】CN105634477
【申请号】CN201510989980
【发明人】廖永波, 刘辉
【申请人】电子科技大学
【公开日】2016年6月1日
【申请日】2015年12月24日