一种运算放大器的制造方法
【专利摘要】本发明公开了一种采用BiCMOS工艺设计的运算放大器，包括第一级放大模块、第二级放大模块、第三级放大模块、使用两个差分对的共模反馈模块DIFF CMFB电路、以及开关电容共模反馈模块CAP CMFB电路。本发明通过双极型晶体管和CMOS晶体管的BiCMOS工艺实现，既具有双极型电路部分的低输入阻抗和高增益，又具有CMOS电路部分的低功耗和高集成度，因此提高了放大器的增益，减小了信号主通路上的寄生电容，提高了整个运放电路的速度，从而提高了ADC电路的速度和稳定性。
【专利说明】
一种运算放大器
技术领域
[0001 ]本发明属于集成电路技术领域，涉及一种运算放大器，具体涉及一种应用于高速高精度的流水线式ADC中的高速高增益的运算放大器。
【背景技术】
[0002]模数转换器(Analog to Digital Circuit，ADC)是混合信号系统中重要的组成部分，流水线式ADC在精度、速度和功耗之间的折中优势使其在高分辨率和无线通信领域中得到了广泛的应用。目前，采样电容电路的噪声、比较器的带宽和各级负载电容都会影响流水线ADC提高速度，但对流水线ADC速度影响最大的是采样保持电路的运算放大器和各级余量运算放大器的带宽。ADC系统中速度和精度主要由运算放大器的建立特性决定，而要提高运放建立速度则要求其带宽高，要提高运放建立精度高则要求其直流增益大。因此要提升流水线式ADC的速度，其关键点在于研究和设计一种高速高增益运算放大器。
[0003]常规的运算放大器多采用传统的CMOS工艺，但该工艺由于MOS晶体管的本征增益较低，因此导致了现有的运算放大器难以实现高增益。
【发明内容】
[0004]为解决上述问题，本发明公开了一种采用BiCMOS工艺设计的运算放大器，既具有双极型电路部分的低输入阻抗和高增益，又具有CMOS电路部分的低功耗和高集成度。
[0005]为了达到上述目的，本发明提供如下技术方案:
一种运算放大器，包括第一级放大模块、第二级放大模块、第三级放大模块、使用两个差分对的共模反馈模块DIFF CMFB电路、以及开关电容共模反馈模块CAP CMFB电路；
所述第一级放大模块包括第一负载，以及作为输入管的第一 MOS管匪I和第二 MOS管匪2;所述匪I的栅极连接至反向输入端vin_n，其源极接电流管匪3的漏极;所述NM2的栅极连接至正向输入端vin_p，其源极接电流管匪3的漏极;所述NM3的栅极接偏置电压端vbl，源极接地;所述第一负载连接在电源和第一中间节点Vll、第二中间节点Vi2之间；
所述第二级放大模块包括第二负载，以及作为输入管的第一 BJT管Ql和第二 BJT管Q2;所述Ql的基极与第一中间节点V11相连接，其发射极接电流管匪7和匪8的漏极，其集电极接至共源共栅管匪9的源极和第一辅助运放BN的ncasin_n端；所述Q2的基极与第二中间节点V12相连接，其发射极接电流管NM7和NM8的漏极，其集电极接至共源共栅管NMlO的源极和第一辅助运放BN的ncasin_p端;所述共源共栅管NM9的栅极接至BN的ncasout_p，漏极接第三中间节点V21;所述共源共栅管匪10的栅极接至BN的ncaSOut_n，漏极接第四中间节点V22;所述电流管NM7的栅极接偏置电压vb3，源极接地;所述电流管NM8的栅极接使用两个差分对的共模反馈模块DIFF CMFB的cmfb端，源极接地;所述第二负载连接在电源和第三中间节点V21和第四中间节点V22之间；
所述第三级放大模块包括第三负载，以及作为输入管的匪11和NMl 2;所述匪11的栅极接至第三中间节点V21，源极接电流管匪13和匪14的漏极，漏极接至正向输出端vout_p;所述W12的栅极接至第四中间节点V22，源极接电流管W13和W14的漏极，漏极接至反向输出端vout_n ；所述电流管NMl 3的栅极接vb4，源极接地;所述电流管NM14的栅极接电容共模反馈模块CAP CMFB的vb5端，源极接地;所述第三负载连接在电源和正向输出端和反向输出端之间；
所述使用两个差分对的共模反馈模块DIFF CMFB电路分别连接至第三输出节点V21、第四输出节点V22和NM8的栅极；
所述开关电容共模反馈模块CAP CMFB电路分别连接到正向输出端vout_p、反向输出端vout_n和NMl 4的棚.极。
[0006]作为优选，所述第一负载采用以二极管连接的MOS为负载的差动对。
[0007]作为优选，所述第一辅助运放BN包括作为输入管的第一MOS管PM21，作为输入管的第二MOS管PM22，作为电流管的PM23和PM24，作为分流器件的MOS管PM25和PM26，PM27，作为共源共栅管的匪21和匪22，以及电流管匪23和匪24;所述PM21的栅极接ncasin_r^^，源极接至A点，漏极接至折叠点xn;所述PM22的栅极接11(^^11_?端，源极接至A点，漏极接至折叠点yn ；所述PM27的栅极接偏置电压vnb I，源极接电源;所述匪21、匪22的栅极接vnb2，其中匪21的源极接匪23的漏极，漏极接ncasout_p端，NM22的源极接NM24的漏极，漏极接ncasout_n端;所述NM23、NM24的栅极接偏置电压vnb3，源极接地;所述PM23和PM24的栅极接vnbl，源级接电源，其中PM23的漏极接ncasout_p端，PM24的漏极接ncasout_r^;所述PM25和PM26的栅极接偏置电压vnc，源级接至A点，漏极接地。
[0008]作为优选，所述第二负载为共源共栅结构，包括第二辅助运放BP。
[0009]作为优选，所述第二负载包括?15、？16、？17、？18和第二辅助运放8?电路，所述卩15和PM6的栅极共同连接至偏置电压vb2，源极共同连接至电源，PM5的漏极连接BP的peasin_η端；所述ΡΜ6的漏极连接至BP的口038；[1^端；所述ΡΜ7的栅极连接至BP的口0380111:_口端，源极接至pcasin_r^^，漏极接至第三中间节点V21 ；所述PM8的栅极连接至BP的pcasout_n端，源极接至PM6的漏极peas ;[11_口端，漏极接至第四中间节点V22。
[0010]作为优选，所述BP电路包括作为输入管的第一MOS管匪31，作为输入管的第二 MOS管匪32，电流管匪33，作为分流器件的MOS管匪35和匪36，电流管PM31和PM32，作为共源共栅管的PM33和PM34 ；所述匪31的栅极接peasin_r^^，源极接至B点，漏极接至折叠点xp ；所述匪32栅极接？(^&11_?端，源极接至B点，漏极接至折叠点yp;所述匪33的栅极接偏置电压vnb3，源极接地；所述PM33、PM34的栅极接vpb2，其中PM33的源级接至折叠点xp，漏极接pcasout_p端；PM34的源极接至折叠点yp，漏极接pcasout_r^i|;所述NM37和NM34的栅极接vpb3，源极接地;所述PM31和PM32的栅极接偏置电压vpb I，源极接电源；所述匪35和匪36的栅极接偏置电压vpc，源级接至B点，漏极接电源。
[0011]作为优选，所述DIFF CMFB电路包括由PM1UPM12和PM13、PM14组成的两个源耦合对，以及采用二极管连接的MOS管匪44、匪45、匪46，PM3和PM4;所述PMll的栅极接至第三中间节点V21，源极接PM3的漏极，漏极接至NM44的漏极或栅极；所述PM12的栅极接共模输出电压Vcm，源极接PM3的漏极，漏极接至匪45的漏极或栅极；所述PM13的栅极接共模输出电压Vcm，源极接PM4的漏极，漏极接至NM45的漏极或栅极；PM14的栅极接至第四中间节点V22，源极接PM4的漏极，漏极接至匪46的漏极或栅极；PM3、PM4的栅极接偏置电压vb2，源极接电源。
[0012]所述CAP CMFB电路包括电容C1~C4，开关S1~S6;所述电容Cl的下端与电容C2的上端相连，电容Cl的上端分别与开关SI的左端和开关S4的右端相连；电容C2的下端分别与开关S3的左端和开关S6的右端相连；电容C3的下端与开关S5的左端相连，电容C3上端与S4的左端相连；电容C4的上端与电容C3的下端相连，电容C4的下端与开关S6的左端相连;开关SI的右端接标准共模电压Vine;开关S2的左端接C2的上端，右端接输出信号Vcsbias;开关S3的右端接标准共模电压Vinc;开关S4的左端接输入信号vout_n;开关S5的左端接偏置电压Vcms，右端接电容C2的上端;开关S6的左端接输入信号vout_p。
[0013]作为优选，所述第一和第二BJT管均为NPN管。
[0014]作为优选，所述第一辅助运放BN的输入对管采用PMOS管，第二辅助运放BP的输入对管采用NMOS管。
[0015]与现有技术相比，本发明具有如下优点和有益效果:
本发明通过双极型晶体管和CMOS晶体管的BiCMOS工艺实现，既提高了放大器的增益，又减小了信号主通路上的寄生电容，提高了整个运放电路的速度，从而提高了 ADC电路的速度和稳定性。
【附图说明】
[0016]图1为本发明提供的运算放大器的结构示意图。
[0017]图2为运算放大器中第一辅助运放BN电路结构示意图。
[0018]图3为运算放大器中第二辅助运放BP电路结构示意图。
[0019]图4为运算放大器中使用两个差分对的共模反馈的结构示意图。
[0020]图5是运算放大器中开关电容共模反馈的结构示意图。
【具体实施方式】
[0021]以下将结合具体实施例对本发明提供的技术方案进行详细说明，应理解下述【具体实施方式】仅用于说明本发明而不用于限制本发明的范围。
[0022]如图1所示，本发明提供的运算放大器由三级放大模块和两个共模反馈模块构成，其中第一级放大模块是以二极管连接的MOS为负载的差动对，用来提高整个运放的输入阻抗;第二级放大模块主体采用套筒式增益提高共源共栅结构，包含BN和BP两个折叠式共源共栅结构辅助运放，用来提高电流源的阻抗，进而提高整个运算放大器的小信号增益;第三级放大模块是电流源负载的差动对，提高整个运算放大器的输出摆幅。在高增益放大器中，输出共模电平对器件的特性和适配相当敏感，而且不能通过差动反馈来达到稳定，因此，必须增加共模反馈网络来检测二个输出端的共模电平，并有根据地调节放大器的偏差电流，本发明使用两个差分对的共模反馈电路结构。
[0023]具体的说，运算放大器的具体结构包括正向输入端vin_p、反向输入端vin_n、正向输出端vout_p&及反向输出端vout_n，三级放大模块包括第一级放大模块、第二级放大模块、第三级放大模块，两个共模反馈电路包括使用两个差分对的共模反馈模块DIFF CMFB电路和开关电容共模反馈模块CAP CMFB电路。
[0024]其中，第一级放大模块包括第一负载，以及作为输入管的第一MOS管匪I和第二MOS管匪2。匪I的栅极连接至反向输入端vin_n，其源极接电流管匪3的漏极；匪2的栅极连接至正向输入端vin_p，其源极接电流管NM3的漏极;匪3的栅极接偏置电压端vbl，源极接地。而第一负载连接在电源和第一中间节点Vn、第二中间节点V12之间，包括匪4和匪5，第一负载采用二极管连接的MOS为负载的差动对，用来提高输入阻抗。
[0025]第二级放大模块包括第二负载，以及作为输入管的第一BJT管Ql和第二 BJT管Q2。Ql的基极与第一中间节点V11相连接，其发射极接电流管匪7和匪8的漏极，其集电极接至共源共栅管NM9的源极和第一辅助运放BN的ncasin_n端；Q2的基极与第二中间节点V12相连接，其发射极接电流管NM7和NM8的漏极，其集电极接至共源共栅管NMlO的源极和第一辅助运放BN的ncasin_p端;共源共栅管NM9的栅极接至BN的ncasout_p，漏极接第三中间节点V21;共源共栅管WlO的栅极接至BN的ncaSOut_n，漏极接第四中间节点V22;电流管NM7的栅极接偏置电压vb3，源极接地；电流管匪8的栅极接使用两个差分对的共模反馈模块DIFF CMFB的cmfb端，源极接地。第二级放大模块中，两个尾电流管匪7和NM8并联，增强了共模反馈模块的驱动能力。作为优选，第一和第二 B JT管均为NPN管，与MOS管相比，BJT管具有更高的跨导，因此使运算放大器的增益更高；而BN的输入对管需采用PMOS管，因为BN的输入对管工作在较低的共模电压下，能够提供最大的输出摆幅，从而提高整个运算放大器的增益。
[0026]第一辅助运放BN的具体结构如图2所示，其中，作为输入管的第一MOS管PM21的栅极接ncasin_r^^，源极接至A点，漏极接至折叠点xn;作为输入管的第二MOS管PM22的栅极接ncas ;[11_口端，源极接至A点，漏极接至折叠点yn ； PM27的栅极接偏置电压vnb I，源极接电源，漏极接至A点；作为共源共栅管的匪21、NM22的栅极接vnb2，其中匪21的源极接匪23的漏极，漏极接ncasout_p端，NM22的源极接NM24的漏极，漏极接ncasout_n端;作为电流管的NM23、匪24的栅极接偏置电压vnb3，源极接地;作为电流管的PM23和PM24的栅极接vnbl，源级接电源，其中PM23的漏极接ncasout_p端，PM24的漏极接ncasout_r^i|。作为分流器件的MOS管PM25和PM26的栅极接偏置电压vnc，源级接至A点，漏极接地。
[0027]第二负载连接在电源和第三中间节点V21和第四中间节点V22之间。具体的说，如图1所示，第二负载为共源共栅结构，同时使用第二辅助运放BP来提高增益，其中PM5和PM6的栅极共同连接至偏置电压vb2，源极共同连接至电源，PM5的漏极连接BP的pcasin_n端；PM6的漏极连接至BP的pcasin_p端;PM7的栅极连接至BP的口0380111:_口端，源极接至pcasin_n端，漏极接至第三中间节点V21 ； PM8的栅极连接至BP的pcasout_r^^，源极接至PM6的漏极?(^&11_?端，漏极接至第四中间节点V22。第二辅助运放BP的输入对管需采用匪OS管，因为BP的输入对管工作在较高的共模电压下，能够提供最大的输出摆幅，从而提升整个运放的增益。
[0028]第二辅助运放BP电路的结构如图3所示，其中，作为输入管的第一MOS管匪31的栅极接pCasin_r^^，源极接至B点，漏极接至折叠点xp;作为输入管的第二MOS管匪32栅极接
，源极接至B点，漏极接至折叠点yp ；电流管的匪33的栅极接偏置电压vnb3，源极接地，漏极接至B点；作为共源共栅管的PM33、PM34的栅极接vpb2，其中PM33的源级接至折叠点XP，漏极接口0380111:_口端;PM34的源极接至折叠点yp，漏极接pcasout_r^i|;电流管匪37和匪34的栅极接vpb3，源极接地；电流管PM31和PM32的栅极接偏置电压vpb I，源极接电源。作为分流器件的MOS管NM35和NM36的栅极接偏置电压vpc，源级接至B点，漏极接电源。
[0029]第三级放大模块包括第三负载，以及作为输入管的NMlI和NM12 AMl I的栅极接至第三中间节点V21，源极接电流管匪13和匪14的漏极，漏极接至正向输出端；匪12的栅极接至第四中间节点V22，源极接电流管匪13和匪14的漏极，漏极接至反向输出端；电流管匪13的栅极接vb4，源极接地；电流管匪14的栅极接电容共模反馈模块CAP CMFB的vb5端，源极接地。第三负载包括PM9和PMl O，第三负载连接在电源和正向输出端和反向输出端之间。
[0030]使用两个差分对的共模反馈模块DIFFCMFB电路分别连接到第三输出节点V21、第四输出节点V22和匪8的栅极。如图4所示，DIFF CMFB电路中，共模反馈电路的重要单元之一——?111、？112和?113、？114组成两个源耦合对，一起检测共模输出电压。？111的栅极接至第三中间节点V21，源极接PM3的漏极，漏极接至采用二极管连接的MOS管匪44的漏极(或栅极)；PM12的栅极接共模输出电压Vcm，源极接PM3的漏极，漏极接至采用二极管连接的MOS管匪45的漏极(或栅极)；PM13的栅极接共模输出电压Vcm，源极接PM4的漏极，漏极接至采用二极管连接的MOS管NM45的漏极(或栅极)；PM14的栅极接至第四中间节点V22，源极接PM4的漏极，漏极接至采用二极管连接的MOS管NM46的漏极(或栅极)；PM3、PM4的栅极接偏置电压vb2，源极接电源。
[0031]DIFF CMFB电路的原理如下:
图4中?1114114都是匹配的。源耦合对?111^^12和?113^^14—起检测共模输出电压和产生一个与Voc和Vcm的差成比例的输出，其中Voc=(V21+ V22)/2。首先假设耦合对的差分输入V21-Vcm和V22-Vcm足够小以便可以进行小信号分析。再假设这些耦合对的共模增益为零。在这种情况下，PMl 2和PMl 3的漏极电流为:
I2=-1o-gml2*(V21-Vcm)/2，其中 I2 是 PM12 的漏极电流，gml2 是 PM12 的跨导；
13=-1o-gmi3*(V22-Vcm)/2，其中I3是PM13的漏极电流，gml3是PM13的跨导；
由于gml2= gml3，故NM45的漏极电流:
Icms=- 12- 13= 1+ gmi2[(V2i+V22)/2_ Vcm]= 1+ gmi2(Voc_Vcm)，其中Icms是NM45的漏极电流。
[0032]式Icms = 1+ gmi2 (Voc-Vcm)表明通过NM45的电流包括直流电流1加上一个与Vo c-Vcm成比例的项。
[0033]电流Icms被第二级放大器中电流管匪8镜像来产生运算放大器的尾电流，这个电流控制了共模输出电压。
[0034]开关电容共模反馈模块CAPCMFB电路分别连接到正向输出端Vout_p、反向输出端vout_n和匪14的栅极。如图5所示，开关电容共模反馈模块主要包括电容C1~C4，开关SI?S6，偏置电压Vcms，标准共模电压Vine，输入信号vout_p、vout_n，输出信号Vcsbias，用于检测共模输出电压并且把它从期望的共模输出电压Vinc中减去，稳定共模电压。其中，电容Cl的下端与电容C2的上端相连，电容Cl的上端与开关SI的左端相连；电容C2的上端与电容Cl的下端相连，电容C2的下端与开关S3的左端相连，；电容C3的下端与开关S5的左端相连，电容C3上端与S4的左端相连；电容C4的上端与电容C3的下端相连，电容C4的下端与开关S6的左端相连;开关SI的左端接电容Cl的上端，右端接标准共模电压Vinc;开关S2的左端接C2的上端，右端接输出信号Vcsbias ；开关S3的左端接C2的下端，右端接标准共模电压Vinc ；开关S4的左端接输入信号vout_n，右端接电容Cl的上端;开关S5的左端接偏置电压Vcms，右端接电容C2的上端;开关S6的左端接输入信号vout_p，右端接电容C2的下端。
[0035]本发明方案所公开的技术手段不仅限于上述实施方式所公开的技术手段，还包括由以上技术特征任意组合所组成的技术方案。应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也视为本发明的保护范围。
【主权项】
1.一种运算放大器，其特征在于:包括第一级放大模块、第二级放大模块、第三级放大模块、使用两个差分对的共模反馈模块DIFF CMFB电路、以及开关电容共模反馈模块CAPCMFB电路； 所述第一级放大模块包括第一负载，以及作为输入管的第一 MOS管匪I和第二 MOS管匪2;所述匪I的栅极连接至反向输入端vin_n，其源极接电流管匪3的漏极;所述NM2的栅极连接至正向输入端vin_p，其源极接电流管匪3的漏极;所述NM3的栅极接偏置电压端vbl，源极接地;所述第一负载连接在电源和第一中间节点Vll、第二中间节点Vl2之间； 所述第二级放大模块包括第二负载，以及作为输入管的第一 BJT管Ql和第二 BJT管Q2;所述Ql的基极与第一中间节点V11相连接，其发射极接电流管匪7和匪8的漏极，其集电极接至共源共栅管匪9的源极和第一辅助运放BN的ncasin_n端；所述Q2的基极与第二中间节点Vi2相连接，其发射极接电流管NM7和NM8的漏极，其集电极接至共源共栅管NMlO的源极和第一辅助运放BN的ncasin_p端;所述共源共栅管NM9的栅极接至BN的ncasout_p，漏极接第三中间节点V21;所述共源共栅管匪10的栅极接至BN的ncaSOut_n，漏极接第四中间节点V22;所述电流管NM7的栅极接偏置电压vb3，源极接地;所述电流管NM8的栅极接使用两个差分对的共模反馈模块DIFF CMFB的cmfb端，源极接地;所述第二负载连接在电源和第三中间节点V21和第四中间节点V22之间； 所述第三级放大模块包括第三负载，以及作为输入管的NMl I和NM12;所述NMl I的栅极接至第三中间节点V21，源极接电流管匪13和匪14的漏极，漏极接至正向输出端vout_p;所述W12的栅极接至第四中间节点V22，源极接电流管W13和W14的漏极，漏极接至反向输出端vout_n ；所述电流管NMl 3的栅极接vb4，源极接地;所述电流管NM14的栅极接电容共模反馈模块CAP CMFB的vb5端，源极接地;所述第三负载连接在电源和正向输出端和反向输出端之间； 所述使用两个差分对的共模反馈模块DIFF CMFB电路分别连接至第三输出节点V21、第四输出节点V22和NM8的栅极； 所述开关电容共模反馈模块CAP CMFB电路分别连接到正向输出端vout_p、反向输出端vout_n和NMl 4的棚.极。2.根据权利要求1所述的运算放大器，其特征在于:所述第一负载采用以二极管连接的MOS为负载的差动对。3.根据权利要求1或2所述的运算放大器，其特征在于:所述第一辅助运放BN包括作为输入管的第一 MOS管PM21，作为输入管的第二 MOS管PM22，作为电流管的PM23和PM24，作为分流器件的MOS管PM25和PM26，PM27，作为共源共栅管的匪21和匪22，以及电流管匪23和匪24 ；所述PM21的栅极接ncasin_r^^，源极接至A点，漏极接至折叠点xn ；所述PM22的栅极接ncas ;[11_口端，源极接至A点，漏极接至折叠点yn ；所述PM27的栅极接偏置电SvnbI，源极接电源；所述匪21、匪22的栅极接vnb2，其中匪21的源极接匪23的漏极，漏极接1^&80此_?端，匪22的源极接NM24的漏极，漏极接ncasout_r^^;所述匪23、匪24的栅极接偏置电压vnb3，源极接地;所述PM23和PM24的栅极接vnbl，源级接电源，其中PM23的漏极接ncasout_p端，PM24的漏极接ncasout_r^^;所述PM25和PM26的栅极接偏置电压vnc，源级接至A点，漏极接地。4.根据权利要求1或2所述的运算放大器，其特征在于:所述第二负载为共源共栅结构，包括第二辅助运放BP。5.根据权利要求4所述的运算放大器，其特征在于:所述第二负载包括PM5、PM6、PM7、PM8和第二辅助运放BP电路，所述PM5和PM6的栅极共同连接至偏置电压vb2，源极共同连接至电源，PM5的漏极连接BP的pcasin_n端；所述PM6的漏极连接至BP的pcasin_p端；所述PM7的栅极连接至BP的口0380111:_口端，源极接至pcasin_r^i|，漏极接至第三中间节点V21 ；所述PM8的栅极连接至BP的pcasout_r^i|，源极接至BP的，漏极接至第四中间节点V22o6.根据权利要求4所述的运算放大器，其特征在于:所述BP电路包括作为输入管的第一MOS管匪31，作为输入管的第二MOS管匪32，电流管匪33、匪34、匪37，作为分流器件的MOS管NM35和NM36，电流管PM31和PM32，作为共源共栅管的PM33和PM34;所述NM31的栅极接pcasin_r^^，源极接至B点，漏极接至折叠点xp;所述匪32栅极接，源极接至B点，漏极接至折叠点yp;所述匪33的栅极接偏置电压vnb3，源极接地;所述PM33、PM34的栅极接vpb2，其中PM33的源级接至折叠点xp，漏极接口0380111:_口端;PM34的源极接至折叠点yp，漏极接pcasout_n端;所述匪37和NM34的栅极接vpb3，源极接地;所述PM31和PM32的栅极接偏置电压vpb I，源极接电源;所述匪35和匪36的栅极接偏置电压vpc，源级接至B点，漏极接电源。7.根据权利要求1或2所述的运算放大器，其特征在于:所述DIFFCMFB电路包括由卩111、？112和?113、？114组成的两个源耦合对，以及采用二极管连接的顯3管NM44、NM45、NM46，PM3和PM4;所述PMl I的栅极接至第三中间节点V21，源极接PM3的漏极，漏极接至NM44的漏极或栅极；所述PMl2的栅极接共模输出电压Vcm，源极接PM3的漏极，漏极接至匪45的漏极或栅极；所述PM13的栅极接共模输出电压Vcm，源极接PM4的漏极，漏极接至NM45的漏极或栅极；PM14的栅极接至第四中间节点V22，源极接PM4的漏极，漏极接至匪46的漏极或栅极；PM3、PM4的栅极接偏置电压vb2，源极接电源。8.根据权利要求1或2所述的运算放大器，其特征在于:所述CAPCMFB电路包括电容Cl?C4，开关S1~S6;所述电容Cl的下端与电容C2的上端相连，电容Cl的上端分别与开关SI的左端和开关S4的右端相连；电容C2的下端分别与开关S3的左端和开关S6的右端相连；电容C3的下端与开关S5的左端相连，电容C3上端与S4的左端相连；电容C4的上端与电容C3的下端相连，电容C4的下端与开关S6的左端相连;开关SI的右端接标准共模电压Vine;开关S2的左端接C2的上端，右端接输出信号Vcsbias;开关S3的右端接标准共模电压Vine;开关S4的左端接输入信号vout_n;开关S5的左端接偏置电压Vcms，右端接电容C2的上端;开关S6的左端接输入信号vout_p。9.根据权利要求1或2所述的运算放大器，其特征在于:所述第一和第二BJT管均为NPN管。10.根据权利要求1或2所述的运算放大器，其特征在于:所述第一辅助运放BN的输入对管采用PMOS管，第二辅助运放BP的输入对管采用NMOS管。
【文档编号】H03F3/45GK105846788SQ201610175249
【公开日】2016年8月10日
【申请日】2016年3月25日
【发明人】赵莉, 黄晶, 只生武
【申请人】南京德睿智芯电子科技有限公司