一种基于忆阻器的模数转换电路及转换方法
【专利摘要】本发明涉及一种基于忆阻器的模数转换电路及转换方法，利用忆阻器随电流规律变化的特点，采用电压脉冲Vp产生稳定电流改变忆阻器阻值，电流源读出每次脉冲后忆阻器阻值的变化量；同时，结合比较器读出每个输出模拟信号需要的电压脉冲次数，对电压脉冲次数进行编码，输出数字信号。本发明可根据需求调节电压脉冲Vp的幅度、周期、占空比，可改变模拟信号进行数字编码的区间宽度，实现大范围模拟信号到数字信号的转换。
【专利说明】
一种基于忆阻器的模数转换电路及转换方法
技术领域
[0001 ]本发明涉及一种基于忆阻器的模数转换电路及转换方法。
【背景技术】
[0002] 模数转换器(Analog-to-Digital Converter)是将模拟输入量按照一定规则转换 为与之对应的数字编码的接口电路，是电子世界里连接模拟信号与数字信号的桥梁。传统 的ADC主要是在CMOS工艺下使用大量的M0SFET搭建复杂的电路系统，使模拟信号依次经过 采样、保持、量化、编码等步骤，转变成数字信号。目前，传统CMOS工艺的ADC技术经过工程师 们不断优化，已经逐渐走向成熟，但这仍然满足不了人们对ADC高精度、低功耗等高性能的 需求。随着新型微电子器件的出现，利用新器件与传统M0S器件结合研发高性能ADC成为目 前微电子技术发展的一个重要研究方向。
【发明内容】
[0003] 有鉴于此，本发明的目的在于提供一种基于忆阻器的模数转换电路及转换方法， 将忆阻器与传统电路混合，具有操作简单、低功耗、芯片面积小等优点。
[0004] 为实现上述目的，本发明采用如下技术方案:一种基于忆阻器的模数转换电路，其 特征在于:包括输入脉冲Vp，所述输入脉冲Vp分别与NM0S管Ml的栅极、NM0S管Ml的漏极及反 相器N1的输入端连接，所述反相器N1的输出端与控制开关S1的控制端连接;所述匪0S管Ml 的源极分别与忆阻器U1的正端、所述控制开关S1的一端连接并作为参考电压Vref，所述忆 阻器U1的负端接地，所述控制开关S1的另一端与电流源Iread连接;还包括比较器，所述比 较器的正向输入端与模拟信号Vin连接，所述比较器的反向输入端与所述参考电压Vref连 接，所述比较器的输出端与或逻辑门的第一输入端连接，所述或逻辑门的第二输入端与所 述输入脉冲Vp连接，所述或逻辑门的输出端与计数模块的输入端连接，所述计数模块的输 出端作为数字信号输出。
[0005] 进一步的，所述反相器N1包括PM0S管M2与NM0S管M3,所述PM0S管M2的栅极与匪0S 管M3的栅极连接并作为所述反相器N1的输入端，所述PM0S管M2的源极与高电平Vdd连接，所 述PM0S管M2的漏极与所述匪0S管M3的漏极连接并作为所述反相器N1的输出端，所述NM0S管 M3的源极接地。
[0006] -种基于忆阻器的模数转换方法，其特征在于:包括参考电压Vref的获取部分与 数字信号输出部分;所述数字信号获取部分将输入脉冲Vp分别与匪0S管Ml的栅极、匪0S管 Ml的漏极及反相器N1的输入端连接，所述反相器N1的输出端与控制开关S1的控制端连接， 用于控制所述控制开关S1的开启与关断；所述NM0S管Ml的源极分别与忆阻器U1的正端、所 述控制开关S1的一端连接并输出参考电压Vref，所述控制开关S1的另一端与电流源Iread 连接；
[0007] 所述数字信号输出部分将比较器的正向输入端与模拟信号Vin连接，所述比较器 的反向输入端与所述参考电压Vref连接，所述比较器的输出端与或逻辑门的第一输入端连 接，所述或逻辑门的第二输入端与所述输入脉冲Vp连接，所述或逻辑门的输出端与计数模 块的输入端连接，所述计数模块的输出端输出数字信号。
[0008] 进一步的，当所述反相器N1的输出端为低电平时，关断所述控制开关S1，不读取所 述参考电压Vref;当所述反相器N1的输出端为高电平时，开启所述控制开关S1，读取所述参 考电压Vref。
[0009] 进一步的，所述参考电压Vref大于所述模拟信号Vin时，所述比较器的输出端为低 电平;所述参考电压Vref小于所述模拟信号Vin时，所述比较器的输出端为高电平。
[0010] 进一步的，所述忆阻器的阻值Rmem计算具体如下：
[0011] x(t)=/ki(t)f(x)dt
[0012]
[0013] Rmem(t) = RonX+Rof f ( 1~X )
[0014] 其中：i(t)为t时刻流过忆阻器的电流；f(x)为窗函数;uv为掺杂物即忆阻器中 Ti02-n的迀移率;UPRoff分别为忆阻器在开启状态即氧化物全为Ti02- n和关断状态即氧化 物全为Ti02时的电阻;D为氧化物的总厚度;x(t)为t时刻忆阻器中掺杂区与非掺杂区边界 的位置。
[0015] 本发明与现有技术相比具有以下有益效果:本发明将忆阻器与传统电路相结合， 忆阻器相比于传统CMOS器件具有面积小、低功耗等优良性能;本发明利用忆阻器阻值可变 性质，搭建新的ADC系统，可根据需求调节Vp脉冲幅度、周期、占空比、改变编码区间个数，调 节精度，具有操作简单、低功耗、芯片面积小等优点，可应用于编码区间可调、小信号ADC#、 统中。
【附图说明】
[0016] 图1是本发明参考电压获取部分电路图。
[0017] 图2是本发明反相器电路图。
[0018] 图3是本发明数字信号输出部分电路图。
[0019] 图4是本发明一仿真实例中忆阻器阻值随电压脉冲Vp变化曲线图。
[0020]图5是参考电压Vref随Vp脉冲个数变化关系图。
【具体实施方式】
[0021]下面结合附图及实施例对本发明做进一步说明。
[0022] 忆阻器某时刻的电阻与之前流过的电流有关，内部结构表现为掺杂区与非掺杂区 的比例决定当前的阻值，具体的阻值计算公式如下：
[0023] x(t)=/ki(t)f(x)dt
[0024]
[0025] Rmem(t) = RonX+Rof f ( 1~X )
[0026] 其中：i(t)为t时刻流过忆阻器的电流；f(x)为窗函数;Uv为掺杂物即忆阻器中 Ti02-n的迀移率;UPRoff分别为忆阻器在开启状态即氧化物全为Ti02- n和关断状态即氧化 物全为Ti02时的电阻;D为氧化物的总厚度;x(t)为t时刻忆阻器中掺杂区与非掺杂区边界 的位置。
[0027] 忆阻器的记忆性通过Ti02与Ti02-n之间的转换体现出来。在当电流正向流过忆阻 器时，氧原子在电压作用下由Ti〇2-n层漂移至Ti〇2层，使得一定厚度的Ti〇 2变化为Ti〇2-n。在 这样的变化下，忆阻器的导电性不断增强，电阻随之减小。而当忆阻器两端加上一负方向电 压时，氧原子在电压作用下由Ti〇 2漂移至Ti〇2-n，一定厚度的Ti〇2-n变化为Ti〇 2,忆阻器的导 电性不断减弱，电阻也随之增大。
[0028]请参照图1和图3,本发明提供一种基于忆阻器的模数转换电路及转换方法，包括 参考电压Vref的获取部分与数字信号输出部分;所述数字信号获取部分将输入脉冲Vp分别 与NM0S管Ml的栅极、NM0S管Ml的漏极及反相器N1的输入端连接，所述反相器N1的输出端与 控制开关S1的控制端连接，用于控制所述控制开关S1的开启与关断;所述NM0S管Ml的源极 分别与忆阻器U1的正端、所述控制开关S1的一端连接并输出参考电压Vref，所述控制开关 S1的另一端与电流源Iread连接；
[0029]所述数字信号输出部分将比较器的正向输入端与模拟信号Vin连接，所述比较器 的反向输入端与所述参考电压Vref连接，所述比较器的输出端与或逻辑门的第一输入端连 接，所述或逻辑门的第二输入端与所述输入脉冲Vp连接，所述或逻辑门的输出端与计数模 块的输入端连接，所述计数模块的输出端输出数字信号。
[0030] 进一步的，当所述反相器N1的输出端为低电平时，关断所述控制开关S1，不读取所 述参考电压Vref;当所述反相器N1的输出端为高电平时，开启所述控制开关S1，读取所述参 考电压Vref。
[0031] 进一步的，所述参考电压Vref大于所述模拟信号Vin时，所述比较器的输出端为低 电平;所述参考电压Vref小于所述模拟信号Vin时，所述比较器的输出端为高电平。
[0032] 请参照图2,所述反相器N1包括PM0S管M2与NM0S管M3,所述PM0S管M2的栅极与NM0S 管M3的栅极连接并作为所述反相器N1的输入端，所述PM0S管M2的源极与高电平Vdd连接，所 述PM0S管M2的漏极与所述匪0S管M3的漏极连接并作为所述反相器N1的输出端，所述NM0S管 M3的源极接地。
[0033] 本发明中匪0S管Ml采用二极管连接方式，始终满足VDS>VGS-VTH，工作时处于饱和 区，其漏源电流不随漏源端电压的改变而改变。Vp是电压脉冲，产生改变忆阻器阻值的脉冲 电流。忆阻器的阻值在Vp电压脉冲的作用下会线性递减，同时利用恒流源Iread读取每次忆 阻器阻值递减1次后的电压值Vref，Vref输出与Vin进行比较。当Vp高电平时，其反向输出端 为低电平，关断S1开关，不用读取参考电压Vref。同时，Ml工作于饱和区，产生一个恒定电 1 W . 流，该电流值可根据M0S管饱和区电流计算公式L = τ(Κ(Λ - 粗略计算，该电流降 低一定量的忆阻器阻值；当Vp为低电平时，Ml管截止，忆阻器阻值不变。同时，Vp经过反相器 输出，开启开关S1，电流Iread很小不足以改变忆阻器阻值(忆阻器阈值特性），Iread电流流 经忆阻器产生参考电压Vref。总之，在每次Vp高脉冲作用下，Vref电压值会逐次减小，数字 信号输出部分采用比较器比较模拟信号Vin和Vref。多次高脉冲Vp逐次降低Vref，直到比较 器输出高电平即出现Vref〈Vin的情况，即V2波形打破与Vp同步状态维持高电平不变。计数 模块从V2的波形可以得出经过几次脉冲Vp，出现Vref〈Vin，将脉冲Vp的有效次数进行编码 来代表不同的模拟信号Vin。
[0034]为了让一般技术人员更好的理解本发明的技术方案，以下结合具体仿真实例对本 发明进行进一步的介绍。
[0035]为了便于说明系统工作过程，本发明模拟了 Vpp = 3V，T = 200ms，占空比50 %的脉 冲￥?、1^&(1=1〇1^、2311^--16〇11^模拟信号数字转换的工作过程。忆阻器阻值随脉冲￥?的变 化如图4所示，Vp为高电平时，忆阻器阻值线性减小;Vp为低电平时，忆阻器阻值不变，输出 稳定的Vref^Vref随Vp脉冲个数变化关系如图5所示，Vref初始值是160mV，每次Vp脉冲会使 Vref电压降低约9mV，统计出现Vref〈Vin时的有效Vp脉冲次数。仿真中，23-160mV的模拟电 压被划分16个区间（160mv的电压每次大约减小9mV)，区间个数与Vp脉冲幅值、周期、占空比 有关。表格1是本次仿真中不同区间的模拟信号出现对应的V2波形，V2波形开始时与Vp同步 直到出现Vref〈Vin将保持高电平不变，使用0000-1111这16种数字信号表示不同的V2波形， 该过程完成了 23-160mV区间模拟信号到数字信号0000-1111的转换。
[0036] 下表1所示为对V2波形编码完成23-160mV模拟信号数字转换：
[0037] 表 1
[0038]
[0039]
[0040] 下表2所示为电路仿真参数：
[0041] 表 2
[0042]
[0043]
[0044] 以上所述仅为本发明的较佳实施例，凡依本发明申请专利范围所做的均等变化与 修饰，皆应属本发明的涵盖范围。
【主权项】
1. 一种基于忆阻器的模数转换电路，其特征在于:包括输入脉冲Vp，所述输入脉冲Vp分 别与NMOS管Ml的栅极、NMOS管Ml的漏极及反相器Nl的输入端连接，所述反相器Nl的输出端 与控制开关Sl的控制端连接;所述NMOS管Ml的源极分别与忆阻器Ul的正端、所述控制开关 Sl的一端连接并作为参考电压Vref，所述忆阻器Ul的负端接地，所述控制开关Sl的另一端 与电流源Iread连接;还包括比较器，所述比较器的正向输入端与模拟信号Vin连接，所述比 较器的反向输入端与所述参考电压Vref连接，所述比较器的输出端与或逻辑门的第一输入 端连接，所述或逻辑门的第二输入端与所述输入脉冲Vp连接，所述或逻辑门的输出端与计 数模块的输入端连接，所述计数模块的输出端作为数字信号输出。2. 根据权利要求1所述的基于忆阻器的模数转换电路，其特征在于:所述反相器Nl包括 PMOS管M2与NMOS管M3,所述PMOS管M2的栅极与NMOS管M3的栅极连接并作为所述反相器Nl的 输入端，所述PMOS管M2的源极与高电平Vdd连接，所述PMOS管M2的漏极与所述NMOS管M3的漏 极连接并作为所述反相器Nl的输出端，所述NMOS管M3的源极接地。3. -种基于忆阻器的模数转换方法，其特征在于:包括参考电压Vref的获取部分与数 字信号输出部分;所述数字信号获取部分将输入脉冲Vp分别与WOS管Ml的栅极、匪OS管Ml 的漏极及反相器Nl的输入端连接，所述反相器Nl的输出端与控制开关Sl的控制端连接，用 于控制所述控制开关Sl的开启与关断;所述NMOS管Ml的源极分别与忆阻器Ul的正端、所述 控制开关Sl的一端连接并输出参考电压Vref，所述控制开关Sl的另一端与电流源Iread连 接； 所述数字信号输出部分将比较器的正向输入端与模拟信号Vin连接，所述比较器的反 向输入端与所述参考电压Vref连接，所述比较器的输出端与或逻辑门的第一输入端连接， 所述或逻辑门的第二输入端与所述输入脉冲Vp连接，所述或逻辑门的输出端与计数模块的 输入端连接，所述计数模块的输出端输出数字信号。4. 根据权利要求3所述的基于忆阻器的模数转换方法，其特征在于：当所述反相器Nl的 输出端为低电平时，关断所述控制开关Sl，不读取所述参考电压Vref;当所述反相器Nl的输 出端为高电平时，开启所述控制开关Sl，读取所述参考电压Vref。5. 根据权利要求3所述的基于忆阻器的模数转换方法，其特征在于:所述参考电压Vref 大于所述模拟信号Vin时，所述比较器的输出端为低电平;所述参考电压Vref小于所述模拟 信号Vin时，所述比较器的输出端为高电平。6. 根据权利要求3所述的基于忆阻器的模数转换方法，其特征在于:所述忆阻器的阻值 Rmt*计算具体如下：其中：i⑴为t时刻流过忆阻器的电流;f(x)为窗函数;Uv为掺杂物即忆阻器中Ti02-n的 迀移率;Rcir^PRciff分别为忆阻器在开启状态即氧化物全为Ti〇2-n和关断状态即氧化物全为 TiO2时的电阻;D为氧化物的总厚度;x(t)为t时刻忆阻器中掺杂区与非掺杂区边界的位置。
【文档编号】H03M1/12GK105897269SQ201610325898
【公开日】2016年8月24日
【申请日】2016年5月17日
【发明人】魏榕山, 李睿, 张鑫刚
【申请人】福州大学