快速阻断开关的制作方法
【专利摘要】快速阻断开关(200)包括，例如，能量储存装置(212)，第一电力开关(216)以及第二电力开关(218)。能量储存装置为开关的快激活存储电荷。第一开关(216)可操作用于：响应于由所储存的电荷供应的电势耦合于第一开关(216)的控制终端，将输入电流耦合到输出终端OUT。第二开关(220)可操作用于：响应于由所储存的电荷供应的电势耦合于第二开关(220)的控制终端，将受限输入电流量与输出终端OUT耦合。
【专利说明】快速阻断开关
【背景技术】
[0001] 许多集成电路的应用在包括多个电源的集成系统里实现。在这些应用的一些中， 两个或更多这类电源以"线-或(Wire-OR)"配置安排，其中每个电源的至少一个电压输出被 耦合在一起以提供电压输出，其能够供应的电流大于参与的电源中的任何一个能够供应的 电流。在集成系统操作期间，在不同时间点需要不同量的电流。在各个时间点，需要的电流 能够大于或小于由给定的参与的电源所提供的量。因此，在操作期间的不同时间点内，根据 需要关闭（以节省电力消耗），或者开启（以提供更多电力）参与的电源。阻断电路系统与参 与的电源结合，用于使在开启和关闭参与的电源时发生的电压扰动(例如，其能够不利地影 响集成系统的操作)最小化。然而，这类阻断电路系统常常增加集成系统的成本、复杂性和 电力消耗。
【发明内容】
[0002] 使用快速阻断开关能够解决上述问题，该快速阻断开关包括，例如能量储存装置、 第一电力开关以及第二电力开关。能量储存装置为开关的快激活存储电荷。第一开关可操 作用于：响应于存储电荷供应的电势耦合到第一开关的控制终端，将输入电流耦合到输出 终端。第二开关可操作用于:响应于存储电荷供应的电势耦合到第二开关的控制终端，将限 量的输入电流耦合到输出终端;其中第二开关与第一开关不同。第二开关的控制终端也可 操作用于（例如，作为电荷储存元件）向第一开关的控制终端提供(例如，附加的）电荷（例 如，以便第一开关的更快开启）。
[0003] 应当理解，所提交的此
【发明内容】
不是用来体现或限制权利要求的范围或含义。进 一步，本
【发明内容】
不旨在识别所要求保护的主题的关键或本质特征，也不旨在用于辅助确 定所要求保护的主题的范围。
【附图说明】
[0004] 根据本公开的示例实施例，图1示出说明性的电子装置。
[0005] 根据本公开的示例实施例，图2是快速阻断开关的原理图。
[0006] 根据本公开的示例实施例，图3是快速阻断开关的引脚-输出框图。
[0007] 根据本公开的示例实施例，图4是两个线-或快速阻断开关的框图。
【具体实施方式】
[0008] 下面的讨论针对发明的多种实施例。尽管这些实施例中的一个或更多个可以是优 选的，但是公开的实施例不应该被解释为或者以其他方式用于限制本公开(包括权利要求） 的范围。除此之外，本领域的技术人员将理解下面的描述有宽泛的应用，并且任何实施例的 讨论仅仅意味着该实施例的示例，而不意在暗示本公开(包括权利要求)的范围受限于该实 施例。
[0009] 贯穿下面的描述-以及权利要求-使用的特定术语用于指代特定的系统元件。正如 本领域的技术人员能够理解的，多种名称可以用于指代元件或者系统。因此，本文中不一定 对名字不同而非功能不同的元件进行区分。此外，系统能够是另一个系统的子系统。在下面 的讨论和权利要求中，术语"包括"和"包含"以开放式使用，并且因此被解释成意思为"包 括，但不限于……"还有，术语"親合于"或"与……耦合"（等等)意在描述间接的或直接的电 气连接。因此，如果第一装置耦合于第二装置，该连接能够通过直接电气连接实现，或者通 过经由其他装置和连接的间接电气连接实现。术语"部分"能够意味着全部部分或者少于全 部部分的一部分。术语"校准"能够包括词语"测试"的含义。术语"输入"能够意味着PMOS(P 型金属氧化物半导体)或NM〇S(N型金属氧化物半导体)晶体管的源极或漏极(或者甚至是控 制输入，例如上下文指明的栅极）。术语"脉冲"能够意味着一部分波形，例如"方波"或"锯 齿"波形。
[0010] 根据本公开的实施例，图1示出说明性的计算装置100。例如，计算装置100是，或被 合并到，或被耦合(例如，被连接)到电子系统129,例如计算机、电子控制"盒"或显示器、通 信器材(包括传输器或接收器）、或可操作用于处理信息的任何类型的电子系统。
[0011] 在一些实施例中，计算装置100包含巨型单元或片上系统(SoC)，其包括控制逻辑 如CPU 112(中央处理器），存储器114(例如，随机存取存储器(RAM))以及电源110XPU 112 能够是，例如CISC型(复杂指令集计算机)CPU、RISC型CPU(精简指令集计算机）、M⑶型(微控 制器单元）、或数字信号处理器(DSP)。存储器114(其能够是存储器，例如处理器上缓存(on-processor cache) 、处理器外缓存 (off-processor cache) 、RAM、 闪存、或磁盘存储器) 存储 一个或更多个软件应用130(例如，嵌入式应用），该应用130在由CPU 112运行时执行与计算 装置100相关联的任何适当的功能。
[0012] CPU 112包括存储器和逻辑，其存储从存储器114频繁访问的信息。计算装置100经 常被用户使用UI(用户界面）116控制，在软件应用130运行期间，UI 116向用户提供输出以 及从用户接收输入。使用显示器118、指示灯、扬声器、振动等等提供输出。使用音频和/或视 频输入(使用例如语音或图像识别），以及电气的和/或机械的装置例如小键盘、交换机、近 程检测器、陀螺仪、加速计等等接收输入。
[0013] CPU 112和电源110耦合于1/0 (输入-输出）端口 128，其提供被配置为从(和/或提 供输出到）网络装置131接收输入的界面。网络装置131能够包括任何能够与计算装置100点 到点和/或网络通信的装置(包括测试装备）。计算装置100典型地耦合于外部设备和/或计 算装置，包括有形的、永久的介质（例如闪存)和/或电缆或无线介质。这些以及其他输入和 输出装置通过用无线或电缆连接的外部装置被选择性地耦合于计算装置100。存储器114是 可存取的，例如，通过网络装置131XPU 112、存储器114以及电源110都可选择地耦合于外 部电源(未示出），其被配置为从电源(例如蓄电池、太阳能电池、"火线（live)"电源线、感应 场、燃料电池、电容器等等)接收电力。
[0014] 计算装置100包括电力模块138。电力模块138包括至少两个电源，例如电源110和 111。电源110和111使用快速阻断开关(快B-栅极）140和141以线-或配置安排，其具有至少 一个电压输出，其中每个输出相互耦合(例如，连接）。快速阻断开关被安排提供阻断FET的 快开启，以使在电压输出的压降最小化，该压降最初发生在将参与的电源的输出耦合在一 起时。使用从内部电容器存储器选择性耦合的电荷，快速阻断开关被快速地开启。在一个实 施例中，一个或更多个内部电容器的使用避免与外部电容器相关联的成本、引脚终端、复杂 性、以及尺寸。
[0015]电源110和111包括电力生成和控制元件，其用于生成电力以使计算装置100能够 运行软件应用130。例如，电源110和111提供一个或更多个电力开关，每个开关能够被独立 地控制，该电力开关可操作用于向计算装置100的不同元件提供不同电压的电力。电源110 和111都可选地在与彼此相同的物理组件中。
[0016] 计算装置100在多种电力-节省模式(例如睡眠模式)可选择地操作，其中响应于电 力控制信号供应(和/或关闭）电源110和111的各个电压。根据系统操作要求，电力控制信号 由（或响应于）电源控制器(例如CPU 112)生成。响应于电力控制信号，电源110和111能够单 个地和有选择地开启或关闭。
[0017] 根据本公开的实施例，图2是快速阻断开关的原理图。快速阻断开关200是例如快 速阻断开关140或141的快速阻断开关。快速阻断开关200包括内部电荷栗210、内部电容器 212、小的内部电荷栗214、NM0S阻断开关216、NM0S电流限制开关218、B-栅极开关220、H-栅 极开关222、反向器226、B-栅极断开开关224、单触发器(monoshot)(例如单触发脉冲生成 器)228、以及H-栅极断开开关230。此类被包括的元件典型地形成在通用衬底上。
[0018]快速阻断开关200可操作用于在一个或更多个内部电容器中存储电荷，并且当激 励(例如，闭合)开关216和218时，将所储存的电荷应用到NM0S阻断开关216以及NM0S电流限 制开关218的栅极。所存储的电荷迅速地帮助克服与NM0S阻断开关216相关联的源极到栅极 的相对高电容。（根据上下文，此处所用的术语"开关(switch)"包括可操作用于限制可变电 流量的装置的含义，此装置包括响应于控制信号生成连续可变电流量的装置）。
[0019]在操作中，快速阻断开关200在节点IN从参与的电源接收电力。阻断的电源有，例 如，被快速阻断开关200的匪0S阻断开关216阻断的电压输出。在初始的状态（例如，在电源 阻断时），响应于B-栅极断开开关224的闭合，NM0S阻断开关216被关闭(例如，在阻断状态）。 响应于小充电电流214拉高控制终端218并且H-栅极断开开关230打开，匪0S电流限制开关 218被开启（例如，在导通状态）。因此，快速阻断开关200在节点OUT(例如，仅仅)供应电力通 过NM0S阻断开关216的体二极管并且参与的电源被阻断。
[0020]在节点IN接收的电力被快速阻断开关200用来给内部电荷栗210供电。当被供电 时，内部电荷栗210提供电荷用于为内部电容器212充电，并且提供电流用于为小的内部电 荷栗214供电。小的内部电荷栗214提供相对小的电流，该电流如果经过累积，则(例如，缓慢 地)开启（和/或保持在开启状态)NM0S电流限制开关218。
[0021 ]当被阻断的电源被"带到线上"（例如，有电力耦合于节点OUT)，开启B-Gate(开启 BGATE)信号根据电力控制信号被断言（例如，电力控制信号根据系统电力要求轮流生成）。 响应于开启B-Gate信号的断言，B-栅极开关220被闭合，其将内部电容器212所存储的电荷 耦合到NM0S阻断开关216的栅极。反向器226取消所断言的开启B-Gate信号并且打开B-栅极 开关220断开开关224作为响应。可是，由于内部电容器212相对较小(例如，相比于与NM0S阻 断开关216相关联的高的源极到栅极电容），内部电容器212其自身不为开启匪0S阻断开关 216储存足够的电荷(例如，甚至当开关220开启时）。
[0022]响应于开启B-Gate信号的断言，通过生成具有选定时间段的瞬时有效时段的脉 冲，单触发器228在选定的时间段内保持(例如，闭合并保持)H-栅极开关222处在闭合状态。 在选定时段期满时，单触发器228打开H-栅极开关222。当H-栅极开关222闭合时，储存在 WOS电流限制开关218的源极到栅极区域的电荷帮助克服与匪OS阻断开关216的源极到栅 极区域相关联的电容，如此NM0S阻断开关216能够更快地开启。
[0023]由内部匪0S电流限制开关218供应的电荷以某个速率(例如，电流电平)被应用到 匪0S阻断开关216的栅极，该速率基本上高于由小的内部电荷栗214供应的电流。在一个实 施例中，匪0S阻断开关216的栅极以某个速率被充电，该速率至少是小的内部电荷栗214向 NM0S电流限制开关218的栅极充电的速率的大约10倍。
[0024]根据本公开的示例实施例，图3是快速阻断开关的引脚-输出框图。快速阻断开关 300是例如快速阻断开关200的快速阻断开关。快速阻断开关300包括衬底302,阻断开关300 在其上形成。快速阻断开关300包括引脚 310、312、314、316、318、320、322、324、326、328、330 和332。这样的引脚每个可选地包括并联安排的多个终端。
[0025] 引脚310(IN)耦合于电源的输出，并被安排为接收来自电源的电流。由参与的电源 所提供的安培数(例如，电流量)被传感器340检测，并且安培的指示被传达给控制器346。控 制器346被安排为控制阻断开关342和电流限制开关344。开关342和344被安排为串联(例 如，其中开关342的漏极连接到开关344的漏极)并且一起工作以阻断和/或限制耦合到引脚 322(0UT)的(在引脚310接收的）电流。
[0026] 每个引脚(例如引脚310和322)是可选地多个物理引脚，其被安排为并联。例如，弓丨 脚310和322各自包含4个被安排为并联的物理引脚，如此例如，在高电流路径(例如，其包括 引脚、终端、焊盘、迹线、电线、节点、线路等等中的任何一个)的电阻效应被最小化。
[0027]引脚310(IN)可操作用于支持内部的欠压锁定(UVL0)电路系统。当IN终端电压下 降到低于内部的UVL0阈值(VUVR)时，控制电路系统(例如，包括控制器346)被安排为禁用快 速阻断开关。内部的UVL0阈值典型地有115mV的迟滞。
[0028]引脚312是被用于编程使能和调整欠压锁定(EN/UVL0)特征件的终端，其中引脚 312控制FET晶体管（例如开关342和344)的开/关状态。引脚312上的电压（例如，在大约0.6 < VEN/mo < 1.0伏特的范围内）关闭（例如，打开）内部的M0SFET，这将引脚310 (IN)从引脚 322(0UT)断开(例如，阻断）。进一步地，所应用的低于0.6V的电压关闭了快速阻断开关300， 如此快速阻断开关300进入了关机模式。在关机期间，静态电流（I Q)低于20uA(微安培）左 右，如此电力损失被最小化。
[0029] 通过使用外部电阻器分压器将到EN/UVL0的供应和GND分开，引脚312(EN/UVL0)可 编程用于"低欠压锁定"操作。因此，引脚312有多重功能并且可用于作为如欠压监控器操 作，以及促进电力故障或欠压事件情况下内部FET的快关闭。在这类事件中，快速阻断开关 300还断言故障(FLTb)标志，其在引脚328呈现。
[0030]因此，快速阻断开关300适于电源线-或应用（例如，组合来自分开的电力生成供应 的电流的应用），其中多个(例如，"N"，N是大于1的整数)快速阻断开关(例如，快速阻断开关 300)的输出引脚耦合在一起。通过具体的快速阻断开关的电流量被传送到外部控制器(例 如，其形成于衬底302之外的衬底上），该外部控制器可操作用于单独地控制多个快速阻断 开关中的每个(例如，参见下面图5)。
[0031] 快速阻断开关300可操作用于在插入电路卡到通电背板（live backplane)或其他 "热"电源之后，控制到负载(例如，耦合于输出引脚322)的涌入电流。限制涌入电流(例如， 经由电流限制开关344)是限制背板的供应电压的电压下降，从而避免"掉电"和系统电力的 低电压感应的自动复位。同样地，控制转换速率(例如，参考时间的一次导数:dVdT)有助于 最小化导电和辐射干扰。对于启动时期就呈现负载的系统，电流被限制为不能超过由限流 电阻器设置的最大电流限制，其是根据具体应用选择的。限流电阻器外部地耦合在IUM(电 流限制）引脚326和地之间。
[0032]高涌入电流常常在"热插拔"时发生(例如，当系统处在上电状态时，将装置插入系 统中）。快速阻断开关300可操作用于根据可编程的输出转换速率控制调节涌入电流。例如， 连接在引脚318(dVdT)到地引脚320(GND)之间的外部电容器定义通电时输出电压的转换速 率。启动时的转换速率能够表示为：
(1)
[0034] 其中，IdvdT=lyA(典型的），
以及GAINdvdT是 dVdT到输出的增益(例如，比率12)。
[0035] 输出电压VQUT从0伏特到VIN的总斜坡时间(TdvdT)能够根据以下公式计算：
[0036] TdvdT=8.3*104*ViN*CdvdT (2)
[0037] 其中C是耦合于引脚318(dVdT)的外部电容器。dVdT终端（引脚318)可选地不被连 接(如，"向左浮动"）以获得输出VQUT的预定转换速率。当引脚318向左浮动时，快速阻断开关 300为输出电压(V QUT)的斜坡假设预定的内部斜坡率12V/ms。
[0038] 快速阻断开关300通过感应内部传感器340(例如，电阻器)两端的电压来监控负载 电流。通过开关342和344的FET电流在启动操作和正常操作期间都被监控。在(例如，潜在的 和/或实际的)过电流事件期间，快速阻断开关300保持电流电平低于由外部电阻器Rrm(例 如，親合于IUM引脚326)所编程的电流限制阈值(IcO。电流限制根据以下公式确定：
(3)
[0040] 在其中电流超过过载电流限制（I0L)的情况下，计时器可选地用于延长快速阻断 开关操作的时间。
[0041] 快速阻断开关300包含输入过电压保护电路，在过电压条件期间保护系统（例如， 其包括快速阻断开关300)。将电阻器的第一终端耦合到过电压保护(0VP)引脚314终端，被 用来编程快速阻断开关300过电压电平。大于V QVPR的电压被应用到引脚314,从而关闭FET开 关342和344。内部电阻器分压器耦合在供应和GND之间，并且具有耦合于引脚314的中心节 点，内部电阻器分压器编程过电压阈值并且为任何下游的负载提供过电压保护。当不编程 过电压电平时，引脚314接在GND上。
[0042] 故障响应(FTLb)引脚328是开漏级输出，其在欠压、过电压、反向电压/或电流以及 热关机条件下被断言（低电平有效）。可选地，当过电流条件超过故障超时期间（TCBdly)的 长度时，引脚328针对过电流条件下被断言。引脚328被保持断言直到故障条件解除并且装 置恢复正常操作。
[0043] 快速阻断开关300包括电流监控以及报告功能。快速阻断开关300响应于所感测的 通过开关342和/或344的电流量而生成按比例改变大小的模拟输出电流。引脚324(M0N)的 输出起源于电流源，其被安排为与从IN到OUT流过的电流成比例。因此，引脚324的输出被外 部电源控制逻辑用于监控流过系统的电流。
[0044]外部下拉电阻器(Rimon)，其被连接在从頂ON终端到GND，被用来可编程地按比例改 变电流限制的大小。在此终端(VHTON)生成的电压与流过开关342和344的电流成比例。用于 监控电流的最大电压范围（Vminmax)被限制在VIN低于2.2V，以确保线性输出以及不应该超 过作为绝对值最大值的6. svamoN电阻器的最大值是根据以下等式决定：
(4)
[0046]当 ViN<8.7V 时，以及
(5)
[0048] 当VIN>8.7V时，并且其中GAINmn是根据所指示的引脚324(m〇N)的电流与输出引 脚(I0UT) 322的电流的比值确定的增益因子。
[0049]引脚324处的输出电压从以下公式中计算：
[0050] Vimon= Iol*GAINimon*Rimon (6)
[0051] 其中RIMQN是下拉电阻器，其被用来可编程的按比例改变如上所述的电流限制的大 小。
[0052] "电源正常阈值"（PGTH)引脚332耦合于"电源正常"比较器的正输入，并且能够耦 合于输入信号以监控快速阻断开关300的输入或者输出。电源正常比较器的反向输入被耦 合于内部参考电压〇.99V(VPGTHR)，以验证耦合于引脚332的信号的电压。电源正常比较器具 有耦合于"电源正常"（PG00D)引脚330的输出。引脚330将用于协调状态和控制界面的电源 正常比较器验证指示提供给"下游"直流-直流变换器和系统监控电路。
[0053]引脚330(PG00D)提供开漏级高电平有效信号，其能够用来指示到下游单元的被监 控信号的状态。当内部栅极信号为断开并且引脚332(PGTH)上的电压高于内部参考(VPGTHR) 时，引脚330被断言为高。PG00D信号具有并入的抗尖峰脉冲时间(deglitch time)以确保栅 极在重负载(例如，由下游电源变换器)耦合于引脚322(0UT)之前被充分地增强。PG00D信号 的上升沿的延迟根据以下公式确定：
[0054] Tpgqcid-Degi = 3.5*106*CdvdT (7)
[0055]其中CdvdT是耦合于dVdT引脚的电容器的值。当公式(7)的结果小于默认值TPGQQDDegi 时，使用默认值。
[0056] 如上所论，引脚322(0UT)的所有终端连接一起并连接到负载。在0N状态时引脚322 (OUT)的电压依赖于内部M0SFET 342和344(RQN)的总0N电阻，其根据以下公式定义：
[0057] Vout = V in- ( Ron* I out ) (8)
[0058]地(GND)引脚320通常地在快速阻断开关里是最大负电压，并且作为其他电压测量 时的参考点使用。
[0059] 根据本公开的示例实施例，图4是两个线-或快速阻断开关的配置的框图。配置400 包括以线-或配置安排的快速阻断开关410和快速阻断开关420,其中每个OUT终端都被耦合 在一起，并且被耦合到系统负载430和/或电容性的负载C 0UT。
[0060] 快速阻断开关410具有耦合于初级电源的输出的输入(IN)，而快速阻断开关420具 有耦合于辅助电源的输出的输入（IN)。当开关410和420都在0N状态时，初级电源和辅助电 源都参与以提供电力。
[0061 ] 使用外部兀件CviN、Rl、R2、R3、以及R5、CdVdT、Ril頂和1?頂?编程和配置快速阻断开关 410，而使用外部兀件Cvin、R4、CdvdT、和Rilim编程和配置快速阻断开关420。
[0062]根据阻断FET控制模式，快速阻断开关410的输出FLTb耦合于快速阻断开关420的 输入ENBLKb。这样的配置为控制内部的阻断FET (例如，342和344)提供独立的0N/0FF控制。 输入ENBLKb被用在这样的电力多路复用的应用中以在主设备和从设备(例如，辅助设备)供 应之间平稳地切换(并且反之亦然）。输入ENBLKb是具有内部下拉的低电平有效终端。在输 入ENBLKb处显示的高值关闭阻断FET，其通过快速阻断开关420阻止反向的电流传导（从OUT 到IN)。当阻断FET禁用时（例如，在OFF状态时），过载电流限制被设置到由RILim电阻器确定 的电流限制的50 %。
[0063] 快反向比较器可选地控制内部阻断FET。当前向电压下BVIN-QUT超过100mV时，阻断 FET在少于4us内（典型地)被开启，并且当Vin-out下落到低于-10mV时，其在lus内（典型地)被 关闭。当阻断FET被开启时，由于M0SFET开启并对总线电容（例如，C QUT)充电，或输入供应经 历瞬时的涌入电流消耗。除此之外，阻断FET能够通过ENBLKb引脚被独立地开启或关闭。 [0064] 在N+1配置中，多个快速阻断开关(例如，410和420)能够用于将多个电源组合到公 共总线。为获得更高容量、冗余或两者，使用其中多个电源并联的N+1电源配置。如果N个电 源被用于驱动负载，增加一个或更多个并联的额外相同单元允许负载在N个电源中的任何 一个失效的情况下继续操作。快速阻断开关仿真求或二极管的功能并且在热插拔、过压、欠 压、过流以及短路条件下提供保护，例如轨道隔离。
[0065]在一个实施例中，控制器(例如，诸如微控制器或者数字信号处理器)被用来控制 快速阻断开关的一个或更多属性。变量中的某些是可软件编程的，其允许更加灵活性地执 行所公开的控制方案，并且提供增强的能力以自适应地调整动态改变条件从而优化系统性 能。通过裁剪可裁剪的电阻器以增加可操作的稳定性和精确性，其他变量能够在制造过程 中被编程(例如，以补偿许多特征）。
[0066]在各种实施例中，上述元件能够在硬件或软件中、内部地或外部地被实现、以及如 此处说明的与其他模块和组件共享功能。例如，快速阻断开关的开关部分能够被实施在装 置和/或开关控制器形成于其上的衬底的外部。
[0067]上述的各种实施例仅仅通过说明被提供，并且不应该被理解为限制附加于此的权 利要求。本领域的技术人员将容易地认识到各种修改和变化，其可以不参照此处所说明和 描述的实施例和应用，并且不脱离随附权利要求的实质和范围。
【主权项】
1. 一种用于限制电流的电路，包括： 能量存储装置，其用于存储电荷； 第一开关，其可操作用于：响应于由所存储的电荷所供应的电势耦合于所述第一开关 的控制终端，将输入电流耦合于输出终端；以及 第二开关，其可操作用于：响应于由所存储的电荷所供应的电势耦合于所述第二开关 的控制终端，将受限输入电流量耦合于所述输出终端;其中所述第二开关不同于所述第一 开关。2. 根据权利要求1所述的电路，其中所述第一开关和所述第二开关以串联方式安排。3. 根据权利要求2所述的电路，其中所述第一开关和所述第二开关是场效应晶体管即 FET。4. 根据权利要求3所述的电路，其中所述第一开关可操作用于：响应于由所述第二开关 的栅极的所存储的电荷供应的电势的耦合，将输入电流耦合于所述输出终端。5. 根据权利要求2所述的电路，其中在第一终端处接收用于存储的电荷和所述输入电 流。6. 根据权利要求4所述的电路，其中所述输入终端、所述输出终端、以及所述第一开关 和所述第二开关形成于相同的衬底上。7. 根据权利要求5所述的电路，其中所述衬底是集成电路衬底。8. 根据权利要求5所述的电路，其中所述能量存储装置是形成于所述衬底中的电容器。9. 根据权利要求2所述的电路，包括控制器，所述控制器可操作用于将来自所述能量存 储装置的所存储的电荷耦合于所述第一开关的控制终端，以至于所述第一开关闭合，以至 于所述输入电流流过所述第一开关。10. 根据权利要求8所述的电路，其中所述控制器可操作用于将来自所述能量存储装置 的所储存的电荷耦合于所述第二开关的所述控制终端，两者都响应于将来自两个不同电源 的电力耦合在一起的命令。11. 根据权利要求9所述的电路，其中所述控制器可操作用于生成脉冲，以暂时地将来 自所述第二开关的源极到栅极电容的所存储的电荷耦合于所述第一开关的所述控制终端， 以至于所述第一开关开启地更快。12. -种系统，其包括： 第一电源；以及 第一快速阻断开关，其包括： 能量存储装置，其用于存储电荷； 第一开关，其可操作用于：响应于由所存储的电荷供应的电势耦合于所述第一开关的 控制终端，将来自所述第一电源的输入电流耦合于第一输出终端；以及 第二开关，其可操作用于：响应于由所存储的电荷所供应的电势耦合于所述第二开关 的控制终端，将受限输入电流量耦合于所述输出终端;其中所述第二开关不同于所述第一 开关。13. 根据权利要求12所述的系统，其中所述第一开关和所述第二开关以串联方式安排。14. 根据权利要求13所述的系统，其中所述第一开关和所述第二开关是场效应晶体管 即FET，并且其中所述第一开关可操作用于：响应于由所述第二开关的栅极的所存储的电荷 所供应的电势的耦合，将输入电流耦合于所述输出终端。15. 根据权利要求12所述的系统，包括： 第二电源；以及 第二快速阻断开关，包括： 能量存储装置，其用于存储电荷； 第一开关，其可操作用于：响应于由所存储的电荷所供应的电势耦合于所述第一开关 的控制终端，将来自所述第二电源的输入电流耦合于第二输出终端，其中所述第二输出终 端耦合于所述第一输出终端；以及 第二开关，其可操作用于：响应于由所存储的电荷所供应的电势耦合于所述第二开关 的控制终端，将受限输入电流量耦合于所述输出终端;其中所述第二开关不同于所述第一 开关。16. 根据权利要求15所述的系统，其中所述第一快速阻断开关可操作用于将来自所述 第一电源的电流传导到所述第一输出终端，而所述快速阻断开关的所述第二开关被关闭。17. 根据权利要求16所述的系统，其中所述第一快速阻断开关可操作用于将来自所述 第一电源的电流传导到所述第一输出终端，而所述快速阻断开关的所述第二开关被开启。18. 一种方法，包括： 在能量存储装置中存储电荷； 响应于由所存储的电荷供应的电势耦合于第一开关的控制终端，使用所述第一开关将 输入电流耦合于输出终端；以及 响应于由所存储的电荷供应的电势耦合于第二开关的控制终端，使用所述第二开关可 操作用于将受限输入电流量耦合于所述输出终端；其中所述第二开关不同于所述第一开 关。19. 根据权利要求18所述的方法，包括：当所述第一开关至少部分地打开时，将电荷存 储在所述第二开关的栅极上。20. 根据权利要求19所述的方法，包括：响应于由所述第二开关的栅极的所储存的电荷 供应的电势的耦合，使用所述第一开关将输入电流耦合于所述输出终端。
【文档编号】H03K17/687GK105958984SQ201610133496
【公开日】2016年9月21日
【申请日】2016年3月9日
【发明人】V·古普塔, G·尚卡尔
【申请人】德克萨斯仪器股份有限公司