一种输出信号摆幅校准电路的制作方法
【专利摘要】本发明实施例提供一种输出信号的摆幅校准电路，该一种输出信号的摆幅校准电路，第一采样电路用于在第一开关电路闭合时采集第一数据通道的正输出电压信号和负输出电压信号，求差电路计算正输出电压信号与负输出电压信号的正向电压摆幅信号，比较电路比较所述正向电压摆幅信号和参考电压摆幅信号的大小，逻辑控制电路根据第一比较结果调整第一数据通道的输入电流，直到正向电压摆幅信号与参考电压摆幅信号相符合。这样，数据通道的输出信号摆幅就可以满足协议的规范，从而保证了高清数据传输的精度。
【专利说明】
一种输出信号摆幅校准电路
技术领域
[0001]本申请属于接口测试技术领域，更具体的说涉及一种输出信号摆幅校准电路。
【背景技术】
[0002]随着信息技术的不断发展，人们对播放的影音质量有着越来越高的需要，越来越多的用户开始使用HDMI (High Definit1n Multimedia Interface)高清晰度多媒体接口、MHL(Mobile High-Definit1n Link)移动终端高清影音标准接口等方式应用到机顶盒、DVD播放机、个人电脑、电视机等设备，以便于欣赏到未压缩的音频及视频信号的高质量影音。在上述连接方式中，至少包括有一路数据通道，用来传输高清数据信号，传输的高清数据信号如需满足传输协议的精度要求，输出信号摆幅也必须满足传输协议的规范。
[0003]而输出信号摆幅会受到外界信号干扰、接入端电阻阻值不稳定、供电电压不稳定等因素导致无法达到传输协议的规范。因此，需要对输出信号摆幅进行校准。
【发明内容】
[0004]有鉴于此，本申请提供一种输出信号摆幅校准电路，用以校准输出信号的摆幅，以使得输出信号摆幅满足传输协议的规范。
[0005]为实现上述目的，本发明实施例提供一种输出信号的摆幅校准电路，包括:第一采样电路、第一开关电路、求差电路、比较电路、逻辑控制电路和用于输出信号的第一数据通道;
[0006]所述第一数据通道的输入端与所述逻辑控制电路相连接，所述第一数据通道的输出端与所述第一采样电路相连接；
[0007]所述第一采样电路通过所述第一开关电路与所述求差电路相连接，用于在所述第一开关电路闭合时采集所述第一数据通道的正输出电压信号和负输出电压信号，并将所述正输出电压信号发送到所述求差电路的正输入端，将所述负输出电压信号发送到所述求差电路的负输入端；
[0008]所述求差电路的输出端与所述比较电路的同相输入端相连接，所述求差电路用于计算所述正输出电压信号与所述负输出电压信号的正向电压摆幅信号，并将所述正向电压摆幅信号发送到所述比较电路的同相输入端；
[0009]所述比较电路的反相输入端用于接收参考电压摆幅信号，输出端与所述逻辑控制电路相连接，用于比较所述正向电压摆幅信号和所述参考电压摆幅信号的大小，并向所述逻辑控制电路输出第一比较结果，以使所述逻辑控制电路根据所述第一比较结果调整所述第一数据通道的输入电流，直到所述正向电压摆幅信号与所述参考电压摆幅信号相符合。
[0010]在一个优选的实施例中，还包括:
[0011]所述逻辑控制电路与所述求差电路相连接，用于在接收到所述第一比较结果后，控制所述求差电路翻转求差，以使所述求差电路计算所述负输出电压信号与所述正输出电压信号的反向电压摆幅信号，并将所述反向电压摆幅信号发送到所述比较电路的同相输入端;
[0012]所述比较电路还用于比较所述反向电压摆幅信号与所述参考电压摆幅信号的大小，并向所述逻辑控制电路输出第二比较结果；
[0013]所述逻辑控制电路用于比较所述第一比较结果和所述第二比较结果的大小，当所述第一结果大于或等于所述第二比较结果时，根据所述第一比较结果调整所述第一数据通道的输入电流，当所述第一比较结果小于所述第二比较结果时，根据所述第二比较结果调整所述第一数据通道的输入电流，直到所述反向电压摆幅信号与所述参考电压摆幅信号相符合。
[0014]在一个优选的实施例中，所述第一采样电路包括:
[0015]第一电阻、第二电阻、第三电阻、第四电阻、第一开关管、第二开关管、第一输入端、
第二输入端、第一输出端、第二输出端；
[0016]所述第一电阻的一端作为所述第一米样电路的第一输入端与所述第一数据电路的正输出端相连接，所述第一输入端用于接入所述正输出电压信号；
[0017]所述第一电阻的另一端作为所述第一采样电路的第一输出端并与所述第三电阻的一端相连接，所述第一输出端用于输出所述正输出电压信号；
[0018]所述第三电阻的另一端与所述第一开关管的漏极相连接；
[0019]所述第二电阻的一端作为所述第一采样电路的第二输入端与所述第一数据电路的负输出端相连接，所述第二输入端用于接入所述负输出电压信号；
[0020]所述第二电阻的另一端作为所述第一采样电路的第二输出端并与所述第四电阻的一端相连接，所述第二输出端用于输出负输出电压信号；
[0021]所述第四电阻的另一端与所述第二开关管的漏极相连接；
[0022]所述第一开关管的源极分别与所述第二开关管的源极以及公共端相连接；
[0023]所述第一开关管的栅极以及所述第二开关管的栅极分别与所述逻辑控制电路相连接。
[0024]在一个优选的实施例中，所述第一和第二开关管均为NMOS管。
[0025]在一个优选的实施例中，所述求差电路包括:运算放大电路和外围电路；
[0026]所述运算放大电路具体包括:
[0027]第三开关管、第四开关管、第五开关管、第六开关管、第七开关管、第八开关管、第九开关管、第一开关、第二开关、第三开关以及第四开关；
[0028]所述第三开关管的源极以及所述第四开关管的源极与电源相连接；
[0029]所述第三开关管的漏极分别与所述第五开关管的源极以及所述第六开关管的源极相连接；
[0030]所述第四开关管的漏极作为所述求差电路的输出端并与所述第九开关管的漏极相连接；
[0031]所述第三开关管的栅极以及所述第四开关管的栅极接入偏置电压；
[0032]所述第五开关管的漏极分别与所述第一开关的一端、所述第四开关的一端以及所述第七开关管的漏极相连接，栅极作为所述求差电路的正输入端与所述第一开关电路相连接;
[0033]所述第六开关管的漏极分别与所述第二开关的一端、所述第三开关的一端以及所述第八开关管的漏极相连接，栅极作为所述求差电路的负输入端与所述第一开关电路相连接;
[0034]所述第一开关的另一端分别与所述第三开关的另一端、所述第七开关管的栅极以及所述第八开关管的栅极相连接；
[0035]所述第二开关的另一端分别与所述第四开关的另一端以及所述第九开关管的栅极相连接；
[0036]所述第七开关管的源极分别与所述第八开关管的源极、所述第九开关管的源极以及公共端相连接；
[0037]输出端与所述比较器相连接；
[0038]所述外围电路具体包括:第五电阻、第六电阻、第五开关、第六开关、第七开关以及第八开关；
[0039]所述第五电阻的一端与所述求差电路的正输入端相连接，另一端分别与所述第五开关的一端以及第六开关的一端相连接；
[0040]所述第六电阻的一端与所述求差电路的负输入端相连接，另一端分别与所述第七开关的一端以及第八开关的一端相连接；
[0041]所述第五开关的另一端与公共端相连接；
[0042]所述第八开关的另一端与公共端相连接；
[0043]所述第六开关的另一端与所述第七开关的另一端相连接。
[0044]在一个优选的实施例中，所述第七开关管、第八开关管、第九开关管均为NMOS管。
[0045]在一个优选的实施例中，所述第一开关电路包括:第十开关管和第十一开关管；
[0046]所述第十开关管的漏极与所述第一采样电路的第一输出端相连接，所述第一输出端用于输出所述正输出电压信号；
[0047]所述第十开关管的源极与所述求差电路的正输入端相连接；
[0048]所述第十一开关管的漏极与所述第一采样电路的第二输出端相连接，所述第一输出端用于输出所述负输出电压信号；
[0049]所述第十一开关管的源极与所述求差电路的负输入端相连接；
[0050]所述第十开关管的栅极以及所述第十一开关管的栅极分别与所述逻辑控制电路相连接。
[0051 ] 在一个优选的实施例中，所述逻辑控制电路通过多条电流支路与所述第一数据通道的输入端相连接，且每条电流支路分别输出一路电流，所述逻辑控制电路用于控制每条电流支路的开启或关闭来调整多条电流支路的总输出电流，从而调整所述第一数据通道的输入电流。
[0052]在一个优选的实施例中，每条电流支路输出的电流成比例递增。
[0053]在一个优选的实施例中，还包括:
[0054]第二数据通道、第三数据通道和第四数据通道，所述第二数据通道、第三数据通道和第四数据通道的结构均与所述第一数据通道的结构相同；
[0055]第二米样电路、第二米样电路和第四米样电路，所述第二米样电路、第二米样电路和第四采样电路的结构均与所述第一采样电路的结构相同；
[0056]第二开关电路、第三开关电路和第四开关电路，所述第二开关电路、第三开关电路和第四开关电路的结构均与所述第一开关电路的结构相同；
[0057]所述第二采样电路与所述第二数据通道的输出端相连接，且通过所述第二开关电路与所述求差电路相连接；
[0058]所述第三采样电路与所述第三数据通道的输出端相连接，且通过所述第三开关电路与所述求差电路相连接；
[0059]所述第四采样电路与所述第四数据通道的输出端相连接，且通过所述第四开关电路与所述求差电路相连接；
[0060]所述逻辑控制电路用于在同一时刻只控制所述第一开关电路、第二开关电路、第三开关电路和第四开关电路中的任意一个开关电路闭合，控制其它的开关电路断开，并在任意一个开关电路闭合时，对与闭合的开关电路相连接的数据通道进行摆幅校准。
[0061]根据上述技术方案可以看出，本申请公开了一种输出信号的摆幅校准电路，第一采样电路用于在第一开关电路闭合时采集第一数据通道的正输出电压信号和负输出电压信号，求差电路计算正输出电压信号与负输出电压信号的正向电压摆幅信号，比较电路比较所述正向电压摆幅信号和所述参考电压摆幅信号的大小，逻辑控制电路根据所述第一比较结果调整第一数据通道的输入电流，直到正向电压摆幅信号与参考电压摆幅信号相符合。这样，数据通道的输出信号摆幅就可以满足协议的规范，从而保证了高清数据传输的精度。
【附图说明】
[0062]为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
[0063]图1为本申请实施例提供的一种输出的信号摆幅校准电路的结构示意图；
[0064]图2为本申请实施例提供的一种输出的信号摆幅校准电路的另一种结构示意图；
[0065]图3为本申请实施例提供的一种输出信号的摆幅校准电路的第一采样电路的结构示意图；
[0066]图4为本申请实施例提供的一种输出信号的摆幅校准电路的求差电路的运算放大电路的结构示意图；
[0067]图5为本申请实施例提供的一种输出信号的摆幅校准电路的求差电路的外围电路的结构不意图；
[0068]图6为本申请实施例提供的一种输出信号的摆幅校准电路的第一开关电路的结构示意图；
[0069]图7为本申请实施例提供的一种输出信号的摆幅校准电路的优选结构示意图。
【具体实施方式】
[0070]下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
[0071]图1为本申请实施例提供的一种输出的信号摆幅校准电路的结构示意图。本申请实施例中的输出信号摆幅校准电路可以应用到使用DC耦合连接方式的场合，如USB2.0、MHL、HDMI等，输出信号摆幅是否达到协议标准关系到输出的高清数据信号的质量高低，对输出信号摆幅进行校准是使用上述连接方式是否能输出达到协议规范的高清数据信号的重要过程。
[0072]参照图1所示，本申请提供的输出信号摆幅校准电路包括，逻辑控制电路100，第一数据通道101，第一采样电路102，第一开关电路103、求差电路104以及比较电路105。
[0073]第一数据通道101的输入端与逻辑控制电路100相连接，第一数据通道101的输出端与第一采样电路102相连接；
[0074]第一采样电路102通过第一开关电路103与求差电路104相连接，用于在第一开关电路103闭合时采集第一数据通道的正输出电压信号和负输出电压信号，并将正输出电压信号发送到求差电路104的正输入端IP，将负输出电压信号发送到所述求差电路104的负输入端IN ;
[0075]本申请实施例中的第一采样电路102获取第一数据通道101正输出端OP的正输出电压信号Vp以及负输出端ON的负输出电压信号Vn，第一采样电路102的作用是获取是与VP、Vn成正比例的低电压信号。
[0076]求差电路104的输出端与比较电路105的同相输入端相连接，用于计算正输出电压信号与负输出电压信号的正向电压摆幅信号，并将正向电压摆幅信号发送到比较电路105的同相输入端；
[0077]本申请实施例中的求差电路104，用来计算Vp减去Vn得到正输出电压信号，需要说明的是，在这里，逻辑控制电路100输出的是Vp大于V N的差分信号。
[0078]比较电路105的反相输入端用于接收参考电压摆幅信号，且比较电路105的输出端与逻辑控制电路100相连接，用于比较正向电压摆幅信号和参考电压摆幅信号的大小，并向逻辑控制电路100输出第一比较结果，以使所述逻辑控制电路根据所述第一比较结果调整所述第一数据通道的输入电流，直到所述正向电压摆幅信号与所述参考电压摆幅信号相符合。
[0079]本申请实施例中，比较电路105的反相输入端输入的是参考电压摆幅信号，这个电压摆幅信号是根据传输协议的规范所设定的，当然，本申请实施例中Vref是可以通过参考电压摆幅信号电路获取的，参考电压摆幅信号电路的输出端与比较电路的反相输入端相连接，用于输出参考电压摆幅信号，并且输出的参考电压摆幅信号可以根据实际需求对参考电压摆幅信号电路进行设计，使得参考电压摆幅信号更标准。
[0080]本申请实施例中，逻辑控制电路100根据第一比较结果来调整第一数据通道101的输入电流，也就是使用输入电流的强度控制正向电压摆幅信号，直到正向电压摆幅信号和参考电压摆幅信号相符合为止，这里需要说明的是，相符合可以是正向电压摆幅信号与参考电压摆幅信号的绝对值最小。
[0081]根据上述技术方案可以看出，本申请实施例公开了一种输出信号的摆幅校准电路，第一采样电路用于在第一开关电路闭合时采集第一数据通道的正输出电压信号和负输出电压信号，求差电路计算正输出电压信号与负输出电压信号的正向电压摆幅信号，比较电路比较正向电压摆幅信号和参考电压摆幅信号的大小，逻辑控制电路根据第一比较结果调整第一数据通道的输入电流，直到正向电压摆幅信号与参考电压摆幅信号相符合。这样，数据通道的输出信号摆幅就可以满足协议的规范，从而保证了高清数据传输的精度。
[0082]图2为本申请实施例提供的另一种输出信号的摆幅校准电路的结构示意图。
[0083]如图2所示，本申请实施例公开的摆幅校准电路，还包括:
[0084]逻辑控制电路100与求差电路104相连接，用于接收到第一比较结果后，控制求差电路104翻转求差，以使求差电路104计算负输出电压信号与正输出电压信号的反向电压摆幅信号，并将反向电压摆幅信号发送到比较电路105的同相输入端；
[0085]本申请实施例中，求差电路104还具有反向求差的功能，也就是计算Vn减去V P得到反向电压摆幅信号，在这里，逻辑控制电路100输出的是Vp小于V N的差分信号。
[0086]比较电路105还用于比较反向电压摆幅信号与参考电压摆幅信号的大小，并向逻辑控制电路100输出第二比较结果；
[0087]逻辑控制电路100用于比较第一比较结果和第二比较结果的大小，当第一结果大于或等于第二比较结果时，根据第一比较结果调整第一数据通道的输入电流，当第一比较结果小于第二比较结果时，根据第二比较结果调整第一数据通道的输入电流，直到反向电压摆幅信号与所述参考电压摆幅信号相符合。
[0088]本申请实施例中，由于DC耦合连接方式的接收端阻值不确定，因此，还需要进行反向电压摆幅信号的校准，并且，对反向电压摆幅信号得到第二比较结果后，会判断与正向电压摆幅信号的第一结果之间的大小关系，选择两者数值较大的一个结果控制第一数据通道的输出电流强度，使得正向和反向电压摆幅信号都可以满足传输协议的规范。
[0089]图3为本申请实施例提供的一种输出信号的摆幅校准电路的第一采样电路的结构示意图。
[0090]参照图3，本申实施例公开的第一采样电路包括:
[0091]第一电阻R1、第二电阻R2、第三电阻R3、第四电阻R4、第一开关管K1、第二开关管K2 ；
[0092]第一电阻Rl的一端作为第一采样电路102的第一输入端与第一数据电路101的正输出端OP相连接，第一输入端用于接入正输出电压信号；
[0093]第一电阻Rl的另一端作为第一米样电路102的第一输出端并与第三电阻R3的一端相连接，第一输出端用于输出正输出电压信号；
[0094]第三电阻R3的另一端与第一开关管Kl的漏极相连接；
[0095]第二电阻R2的一端作为第一米样电路103的第二输入端与第一数据电路的负输出端ON相连接，第二输入端用于接入负输出电压信号；
[0096]第二电阻R2的另一端作为第一采样电路103的第二输出端并与第四电阻的一端相连接，第二输出端用于输出负输出电压信号；
[0097]第四电阻R4的另一端与第二开关管K2的漏极相连接；
[0098]第一开关管Kl的源极分别与第二开关管K2的源极以及公共端相连接；
[0099]第一开关管Kl的栅极以及第二开关管K2的栅极分别与逻辑控制电路100相连接，本申请实施例中开关管Kl以及开关管K2的栅极与逻辑控制电路相连接，使得逻辑控制电路发送的使能信号控制开关管Kl以及K2的闭合或断开。在正常工作的过程中，关闭第一采样电路已减少对正常信号的影响。
[0100]本申请实施例中的第一采样电路102，作用就是获取与第一数据通道101成正比例的电压信号，因此，最简单的设计方式是设计成两个分压电阻，当然，优选使用本申请图3所公开的结构，这种结构可以灵活选取采样电阻的阻值以得到与采样电路的输入电压成正比例的电压送给开关电路，方便内部低压环境的mos电路处理，如采样输入3.3V电压，而内部使用低压Mos管，则存在击穿的风险；同时，电阻值一般比较大，对发送器输出信号造成的诸如通过电阻的漏电、不同通道的串扰等不利影响可以降到很小。
[0101]优选的，本申请实施例中的第一开关管Kl和第二开关管K2可以是NMOS管，或者是开启电压更低的Native Nmos (Native Nmos是NMOS的一种，但是使用了不同工艺，阈值电压更低，导通电阻更小)。因为本申请实施例中设置有第一采样电路，可以保证开关NMOS管在栅压为较低的VDD电压时采样电压仍然可以导通。当需要开关断开时，只需将NMOS管的栅压拉低到0，即可完全隔离断开。因此，本申请实施例中的摆幅校准电路可以在低于
3.3V的低电压或者单电源供电环境下工作。
[0102]图4为本申请实施例提供的一种输出信号的摆幅校准电路的求差电路的运算放大电路结构示意图，图5为本申请实施例提供的一种输出信号的摆幅校准电路的求差电路的外围电路结构示意图。
[0103]如图4、图5所示，求差电路104包括:运算放大电路Dl和外围电路；
[0104]参照图4所示，运算放大电路Dl具体包括:
[0105]第三开关管K3、第四开关管K4、第五开关管K5、第六开关管K6、第七开关管K7、第八开关管K8、第九开关管K9、第一开关SA1、第二开关SA2、第三开关SBl以及第四开关SB2 ;
[0106]第三开关管K3的源极以及第四开关管K4的源极与电源相连接；
[0107]第三开关管K3的漏极分别与第五开关管K5的源极以及第六开关管K6的源极相连接；
[0108]第四开关管K4的漏极作为求差电路104的输出端与比较电路105相连接，并与第九开关管K9的漏极相连接；
[0109]第三开关管K3的栅极以及第四开关管K4的栅极接入偏置电压Vb ;
[0110]第五开关管K5的漏极分别与第一开关SAl的一端、第四开关SB2的一端以及第七开关管K7的漏极相连接，栅极作为求差电路104的正输入端与第一开关电路103相连接；
[0111]第六开关管K6的漏极分别与第二开关SA2的一端、第三开关SBl的一端以及第八开关管K8的漏极相连接，栅极作为求差电路104的负输入端与第一开关电路103相连接；
[0112]第一开关SAl的另一端分别与第三开关SBl的另一端、第七开关管K7的栅极以及第八开关管K8的栅极相连接；
[0113]第二开关SA2的另一端分别与第四开关SB2的另一端以及第九开关管K9的栅极相连接；
[0114]第七开关管K7的源极分别与第八开关管K8的源极、第九开关管K9的源极以及公共端相连接；
[0115]参照图5，外围电路具体包括:第五电阻R5、第六电阻R6、第五开关SC1、第六开关SC2、第七开关SDl以及第八开关SD2 ;
[0116]第五电阻R5的一端与求差电路的正输入端相连接，另一端分别与第五开关SCl的一端以及第七开关SDl的一端相连接；
[0117]第六电阻R6的一端与求差电路的负输入端相连接，另一端分别与第六开关SDl的一端以及第八开关SD2的一端相连接；
[0118]第五开关SCl的另一端与公共端相连接；
[0119]第八开关SD2的另一端与公共端相连接；
[0120]第六开关SC2的另一端与第七开关SDl的另一端相连接。
[0121]本申请实施例中，当对正输出电压减去负输出电压求差时，运放Dl内部SAl和SA2，外部SCl和SC2导通，SBl和SB2，SD1和SD2断开；当对负输出电压减去正输出电压求差时，SBl和SB2，外部SDl和SD2导通，SAl和SA2，SCl和SC2断开。通过切换开关，达到求差电路进行正向和反向求差的功能。
[0122]由于本申请实施例中使用的是可以翻转求差的电路，因此，在电路设计上第一开关电路的设计就有更多的选择，可以将第一开关电路设计成集成度高占用面积小的开关电路、从而节省整体空间。
[0123]优选的，本申请实施例中的第三开管、第四开关管、第五开关管和第六开关管以及第七开关管、第八开关管和第九开关管都可以是NMOS管或者Native Nmos管。
[0124]图6为本申请实施例提供的一种输出信号的摆幅校准电路的第一开关电路的结构示意图。
[0125]参照图6所示，本申请实施例中的第一开关电路包括:第十开关管KlO和第十一开关管Kll ；
[0126]第十开关管KlO的漏极与第一米样电路102的第一输出端相连接，第一输出端用于输出正输出电压信号；
[0127]第十开关管KlO的源极与求差电路104的正输入端相连接；
[0128]第^ 开关管Kll的漏极与第一米样电路102的第二输出端相连接，第二输出端用于输出正输出电压信号；
[0129]第十一开关管Kll的源极与求差电路104的负输入端相连接；
[0130]第十开关管KlO的栅极以及第十一开关管Kl I的栅极分别与逻辑控制电路100相连接。
[0131]本申请实施例中，第十开关管和第十一开关管的栅极电压用来控制开关的导通与关断，此处信号由控制逻辑电路提供，当需要关闭此条输出通路的校准时，例如结束校准，或进行其他通道的校准时，栅极电压拉低到低电平，断开开关；需要导通时，栅极电压拉高到高电平。通过闭合或断开来控制是否对第一数据通道的电压摆幅信号进行校准。
[0132]优选的，本申请实施例中公开的摆幅校准电路，逻辑控制电路100通过多条电流支路与第一数据通道101的输入端相连接，且每条电流支路分别输出一路电流，逻辑控制电路100用于控制每条电流支路的开启或关闭来调整多条电流支路的总输出电流，从而调整第一数据通道101的输入电流。
[0133]优选的，本申请实施例中公开的摆幅校准电路，多条电流支路输出的电流成比例递增。
[0134]本申请实施例中，逻辑控制电路100输出稳定的差分信号，逻辑控制电路100中同时控制每一条电流支路的开启或闭合，每条电流支路分别输出强度不同的电流，优选的，这些电流支路使用二分法配置输出电流，例如，如果设置4条电流支路，第一条电流支路的输出为81，第二条为41，第三条为21，第4条为I，逻辑控制电路10发出四位控制信号，例如控制信号SW〈3: 0>来控制上述4条电流支路的输出，设置默认值为1000，则导通第一条电流支路，关闭另外三条支路，此时，第一采样电路102对第一数据通道101采样数据通道正输出端OP的正输出电压信号Vp发送到求差电路104的正输入端IP，米样负输出端ON的负输出电压信号％发送到求差电路104的负输入端IN，求差电路104进行求差计算，计算Vp-Vn得到正向电压摆幅信号，并发送到比较电路105的同相输入端，比较电路的反相输入端接入参考电压摆幅信号，将正向电压摆幅信号与接入的参考电压摆幅信号进行比较，得到第一比较结果，当正向差分信号大于参考电压摆幅信号时，输出结果信号0，小于时输出结果信号1，逻辑控制电路100得到O或I的结果后，将结果锁存到SW_P〈3>，同样的，将其他三路支路也进行相同的配置，最后得到结果SW_P〈3:0>。得到结果SW_P〈3:0>之后，逻辑控制电路100会发送翻转求差指令，控制求差电路104进行反向求差，当然，反向电压摆幅信号也会根据上述方式进行校准，最终得到结果SW_N〈3: 0>，然后对SW_P〈3: 0>和SW_N〈3: 0>判断，比较哪一个结果控制输出电流强度大，作为最终校准结果，并根据结果开启或闭合对应的电流支路，当得到结果为O时，开启对应的电流支路，结果为I时，闭合对应的电流支路，控制第一数据通道的输入电流。
[0135]本申请实施例中，使用二分法的方式对输出信号的摆幅进行校准，此算法的速度快，因此整个电路进行输出信号的摆幅校准的效率得到了保障。
[0136]图7为本申请实施例提供的一种输出信号的摆幅校准电路的优选结构示意图。
[0137]如图7所示，本申请实施例中的输出信号的摆幅校准电路一个优选的实施例，应用在HDMI中，输出信号的摆幅校准电路还包括:
[0138]第二数据通道201、第三数据通道301和第四数据通道401，第二数据通道201、第三数据通道301和第四数据通道401的结构均与第一数据通道101的结构相同；
[0139]第二采样电路202、第三采样电路302和第四采样电路402，第二采样电路202、第三采样电路302和第四采样电路402的结构均与第一采样电路102的结构相同；
[0140]第二开关电路203、第三开关电路303和第四开关电路403，第二开关电路203、第三开关电路303和第四开关电路403的结构均与第一开关电路103的结构相同；
[0141 ] 第二采样电路202与第二数据通道201的输出端相连接，且通过第二开关电路203与求差电路104相连接；
[0142]第三采样电路302与第三数据通道301的输出端相连接，且通过第三开关电路303与求差电路104相连接；
[0143]第四采样电路402与第四数据通道401的输出端相连接，且通过第四开关电路403与求差电路104相连接；
[0144]逻辑控制电路用于在同一时刻只控制第一开关电路103、第二开关电路203、第三开关电路303和第四开关电路403中的任意一个开关电路闭合，控制其它的开关电路断开，并在任意一个开关电路闭合时，对与闭合的开关电路相连接的数据通道进行摆幅校准。
[0145]本申请实施例中，对HDMI输出信号的摆幅进行校准，同一时刻有且仅有对一个数据通道进行输出信号摆幅校准，当一个数据通道进行校准时，其他数据通道的开关电路断开。
[0146]最后，还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
[0147]本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。
[0148]对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本申请。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本申请的精神或范围的情况下，在其它实施例中实现。因此，本申请将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。
【主权项】
1.一种输出信号的摆幅校准电路，其特征在于，包括:第一采样电路、第一开关电路、求差电路、比较电路、逻辑控制电路和用于输出信号的第一数据通道； 所述第一数据通道的输入端与所述逻辑控制电路相连接，所述第一数据通道的输出端与所述第一采样电路相连接； 所述第一采样电路通过所述第一开关电路与所述求差电路相连接，用于在所述第一开关电路闭合时采集所述第一数据通道的正输出电压信号和负输出电压信号，并将所述正输出电压信号发送到所述求差电路的正输入端，将所述负输出电压信号发送到所述求差电路的负输入端； 所述求差电路的输出端与所述比较电路的同相输入端相连接，所述求差电路用于计算所述正输出电压信号与所述负输出电压信号的正向电压摆幅信号，并将所述正向电压摆幅信号发送到所述比较电路的同相输入端； 所述比较电路的反相输入端用于接收参考电压摆幅信号，输出端与所述逻辑控制电路相连接，用于比较所述正向电压摆幅信号和所述参考电压摆幅信号的大小，并向所述逻辑控制电路输出第一比较结果，以使所述逻辑控制电路根据所述第一比较结果调整所述第一数据通道的输入电流，直到所述正向电压摆幅信号与所述参考电压摆幅信号相符合。2.根据权利要求1所述的摆幅校准电路，其特征在于，还包括:所述逻辑控制电路与所述求差电路相连接，用于在接收到所述第一比较结果后，控制所述求差电路翻转求差，以使所述求差电路计算所述负输出电压信号与所述正输出电压信号的反向电压摆幅信号，并将所述反向电压摆幅信号发送到所述比较电路的同相输入端；所述比较电路还用于比较所述反向电压摆幅信号与所述参考电压摆幅信号的大小，并向所述逻辑控制电路输出第二比较结果； 所述逻辑控制电路用于比较所述第一比较结果和所述第二比较结果的大小，当所述第一结果大于或等于所述第二比较结果时，根据所述第一比较结果调整所述第一数据通道的输入电流，当所述第一比较结果小于所述第二比较结果时，根据所述第二比较结果调整所述第一数据通道的输入电流，直到所述反向电压摆幅信号与所述参考电压摆幅信号相符入口 ο3.根据权利要求1所述的摆幅校准电路，其特征在于，所述第一采样电路包括: 第一电阻、第二电阻、第三电阻、第四电阻、第一开关管、第二开关管； 所述第一电阻的一端作为所述第一采样电路的第一输入端与所述第一数据电路的正输出端相连接，所述第一输入端用于接入所述正输出电压信号； 所述第一电阻的另一端作为所述第一采样电路的第一输出端并与所述第三电阻的一端相连接，所述第一输出端用于输出所述正输出电压信号； 所述第三电阻的另一端与所述第一开关管的漏极相连接； 所述第二电阻的一端作为所述第一采样电路的第二输入端与所述第一数据电路的负输出端相连接，所述第二输入端用于接入所述负输出电压信号； 所述第二电阻的另一端作为所述第一采样电路的第二输出端并与所述第四电阻的一端相连接，所述第二输出端用于输出所述负输出电压信号； 所述第四电阻的另一端与所述第二开关管的漏极相连接； 所述第一开关管的源极分别与所述第二开关管的源极以及公共端相连接；所述第一开关管的栅极以及所述第二开关管的栅极分别与所述逻辑控制电路相连接。4.根据权利要求3所述的摆幅校准电路，其特征在于，所述第一和第二开关管均为NMOS 管。5.根据权利要求1所述的摆幅校准电路，其特征在于，所述求差电路包括:运算放大电路和外围电路； 所述运算放大电路具体包括: 第三开关管、第四开关管、第五开关管、第六开关管、第七开关管、第八开关管、第九开关管、第一开关、第二开关、第三开关以及第四开关； 所述第三开关管的源极以及所述第四开关管的源极与电源相连接； 所述第三开关管的漏极分别与所述第五开关管的源极以及所述第六开关管的源极相连接； 所述第四开关管的漏极作为所述求差电路的输出端并与所述第九开关管的漏极相连接; 所述第三开关管的栅极以及所述第四开关管的栅极接入偏置电压；所述第五开关管的漏极分别与所述第一开关的一端、所述第四开关的一端以及所述第七开关管的漏极相连接，栅极作为所述求差电路的正输入端与所述第一开关电路相连接；所述第六开关管的漏极分别与所述第二开关的一端、所述第三开关的一端以及所述第八开关管的漏极相连接，栅极作为所述求差电路的负输入端与所述第一开关电路相连接；所述第一开关的另一端分别与所述第三开关的另一端、所述第七开关管的栅极以及所述第八开关管的栅极相连接； 所述第二开关的另一端分别与所述第四开关的另一端以及所述第九开关管的栅极相连接； 所述第七开关管的源极分别与所述第八开关管的源极、所述第九开关管的源极以及公共端相连接； 输出端与所述比较器相连接； 所述外围电路具体包括:第五电阻、第六电阻、第五开关、第六开关、第七开关以及第八开关; 所述第五电阻的一端与所述求差电路的正输入端相连接，另一端分别与所述第五开关的一端以及第六开关的一端相连接； 所述第六电阻的一端与所述求差电路的负输入端相连接，另一端分别与所述第七开关的一端以及第八开关的一端相连接； 所述第五开关的另一端与公共端相连接； 所述第八开关的另一端与公共端相连接； 所述第六开关的另一端与所述第七开关的另一端相连接。6.根据权利要求5所述的摆幅校准电路，其特征在于，所述第七开关管、第八开关管、第九开关管均为NMOS管。7.根据权利要求1所述的摆幅校准电路，其特征在于，所述第一开关电路包括:第十开关管和第十一开关管； 所述第十开关管的漏极与所述第一采样电路的第一输出端相连接，所述第一输出端用于输出所述正输出电压信号； 所述第十开关管的源极与所述求差电路的正输入端相连接； 所述第十一开关管的漏极与所述第一采样电路的第二输出端相连接，所述第二输出端用于输出所述负输出电压信号； 所述第十一开关管的源极与所述求差电路的负输入端相连接； 所述第十开关管的栅极以及所述第十一开关管的栅极分别与所述逻辑控制电路相连接。8.根据权利要求1-7中任意一项所述的摆幅校准电路，其特征在于: 所述逻辑控制电路通过多条电流支路与所述第一数据通道的输入端相连接，且每条电流支路分别输出一路电流，所述逻辑控制电路用于控制每条电流支路的开启或关闭来调整多条电流支路的总输出电流，从而调整所述第一数据通道的输入电流。9.根据权利要求8所述的摆幅校准电路，其特征在于，每条电流支路输出的电流成比例递增。10.根据权利要求1-7中任意一项所述的摆幅校准电路，其特征在于，还包括: 第二数据通道、第三数据通道和第四数据通道，所述第二数据通道、第三数据通道和第四数据通道的结构均与所述第一数据通道的结构相同； 第二采样电路、第三采样电路和第四采样电路，所述第二采样电路、第三采样电路和第四采样电路的结构均与所述第一采样电路的结构相同； 第二开关电路、第三开关电路和第四开关电路，所述第二开关电路、第三开关电路和第四开关电路的结构均与所述第一开关电路的结构相同； 所述第二采样电路与所述第二数据通道的输出端相连接，且通过所述第二开关电路与所述求差电路相连接； 所述第三采样电路与所述第三数据通道的输出端相连接，且通过所述第三开关电路与所述求差电路相连接； 所述第四采样电路与所述第四数据通道的输出端相连接，且通过所述第四开关电路与所述求差电路相连接； 所述逻辑控制电路用于在同一时刻只控制所述第一开关电路、第二开关电路、第三开关电路和第四开关电路中的任意一个开关电路闭合，控制其它的开关电路断开，并在任意一个开关电路闭合时，对与闭合的开关电路相连接的数据通道进行摆幅校准。
【文档编号】H03K19/0175GK105991123SQ201510336559
【公开日】2016年10月5日
【申请日】2015年6月17日
【发明人】季翔宇, 陈 峰, 陶成, 夏洪锋, 苏进
【申请人】龙迅半导体（合肥）股份有限公司