一种不可重触发单稳态电路的制作方法
【技术领域】
[0001] 本领域设及稳态电路，具体设及一种不可重触发单稳态电路。
【背景技术】
[0002] 现有数字电路器件的单稳态集成电路中，只有可重触发型延时电路。当在某些具 有特殊要求的场合，需要检测控制信号不可重新再次触发延时的控制模式时，可重触发型 单稳态电路忍片就不能满足技术要求。如可重触发型单稳态电路在用于齿轮分齿定位时， 采用接近开关拾取齿顶触发脉冲的上升沿和下降沿信号，此时如果出现干扰毛刺产生的多 次重复触发，延时时间将依次后延，导致严重影响分齿定位精度。当运转速度较高时使用可 重触发单稳态触发延时电路进行毛刺滤除将可能导致下降沿信号后移，也会产生定位不准 的后果，而降低转速进行对齿定位操作又将会降低工作效率。 【实用新型内容】
[0003] 有鉴于此，本实用新型的目的是提供一种不可重触发单稳态电路。
[0004] 本实用新型的目的是通过W下技术方案来实现的，一种不可重触发单稳态电路包 括第一反相器U3A、延时电路、第二反相器U3C、第Ξ反向器U3B和高电压功率驱动电路;所述 延时电路包括数据输入端、时钟输入端、复位端和输出端，所述第一反相器的输出端与时钟 输入端连接，输出端与第二反相器的输入端连接，第二反相器的输出端与第Ξ反相器的输 入端连接，第Ξ反相器的输出端与高电压功率驱动电路的输入端连接。
[0005] 进一步，该单稳态电路还包括光禪隔离模块，所述光禪隔离模块的输出端与第一 反相器的输入端连接。
[0006] 进一步，该单稳态电路还包括光禪保护单元，所述光禪保护单元并联于光禪隔离 模块的输入端。
[0007] 进一步，所述延时电路包括双上升沿D触发器、电阻R2、电阻R3、电容C3和二极管 D2;所述双上升沿D触发器的数据数输端与第一电源连接，双上升沿D触发器的时钟输入端 分别与电阻R2的一端、第一反相器的输出端连接，所述电阻R2接地，所述双上升沿D触发器 的复位端经电容C3接地，电阻R3并联于双上升沿D触发器的输出端与复位端之间，二极管D2 与电阻R3并联且二极管D2的阳极与双上升沿D触发器的复位端连接，双上升沿D触发器的输 出端与第二反相器的输入端连接。
[000引进一步，所述高电压功率驱动电路包括电阻R5~Κ9、Ξ极管Q1和Ξ极管Q2,所述电 阻R5的一端与第Ξ反相器的输出端连接，电阻R5的另一端与Ξ极管Q1的基极连接，电阻R7 的一端与Ξ极管Q1的基极连接，电阻R7的另一端接地，Ξ极管Q1的发射极接地，Ξ极管Q1的 集电极经电阻R8与Ξ极管Q2的基极连接，Ξ极管Q2的基极经电阻R6与第二电源连接，Ξ极 管Q2的集电极经电阻R9接地Ξ极管Q2的集电极与电阻R9的公共端作为整个电路的输出端。
[0009]进一步，所述光禪隔离模块包括光禪忍片，所述光禪保护单元包括二极管D1，所述 光禪忍片包括发光器和受光器，所述发光器的两端并联二极管D1，且所述二极管D1的阳极 经电阻R1接地，所述光禪忍片的受光器的基极与第一电源连接，受光器的发射极接地，受光 器的集电极经电阻R10与第一电源连接。
[0010] 有益技术效果：
[0011] 1、用于对脉冲信号前沿触发时间长度有高精度要求的场合，即延时期间不可再次 触发启动模式，既可W避免干扰毛刺触发引发起始时间后延偏差，又可W虑除干扰毛刺产 生的多次重复误触发。
[0012] 2、采用二极管单向放电模式，能够在复位时快速释放延时电容器的残留电荷，保 证了稳态时间精度和响应速度。
【附图说明】
[0013] 为了使本实用新型的目的、技术方案和优点更加清楚，下面将结合附图对本实用 新型作进一步的详细描述，其中：
[0014] 图1为本实用新型具体电路图；
[0015] 图2为延时电路主要端子波形图。
【具体实施方式】
[0016] W下将结合附图，对本实用新型的优选实施例进行详细的描述;应当理解，优选实 施例仅为了说明本实用新型，而不是为了限制本实用新型的保护范围。
[0017] 现有的单稳态触发集成电路均为可重触发单稳态触发电路。为满足特殊信号拾取 要求，采用双上升沿D触发器搭建一种不可重触发的单稳态触发脉冲展宽电路。
[0018] 如图1所示，一种不可重触发单稳态电路，包括第一反相器U3A、延时电路、第二反 相器U3C、第Ξ反向器U3B和高电压功率驱动电路;所述延时电路包括数据输入端、时钟输入 端、复位端和输出端，所述第一反相器的输出端与时钟输入端连接，输出端与第二反相器的 输入端连接，第二反相器的输出端与第Ξ反相器的输入端连接，第Ξ反相器的输出端与高 电压功率驱动电路的输入端连接。该单稳态电路还包括光禪隔离模块，所述光禪隔离模块 的输出端与第一反相器的输入端连接。该单稳态电路还包括光禪保护单元，所述光禪保护 单元并联于光禪隔离模块的输入端。
[0019] 所述光禪隔离模块包括光禪忍片，所述光禪保护单元包括二极管D1，所述光禪忍 片包括发光器和受光器，所述发光器的两端并联二极管D1，且所述二极管D1的阳极经电阻 R1接地，所述光禪忍片的受光器的基极与第一电源连接，受光器的发射极接地，受光器的集 电极经电阻R10与第一电源连接。
[0020] 所述延时电路包括双上升沿D触发器、电阻R2、电阻R3、电容C3和二极管D2;所述双 上升沿D触发器的数据数输端与第一电源连接，双上升沿D触发器的时钟输入端分别与电阻 R2的一端、第一反相器的输出端连接，所述电阻R2接地，所述双上升沿D触发器的复位端经 电容C3接地，电阻R3并联于双上升沿D触发器的输出端与复位端之间，二极管D2与电阻R3并 联且二极管D2的阳极与双上升沿D触发器的复位端连接，双上升沿D触发器的输出端与第二 反相器的输入端连接。
[0021] 所述高电压功率驱动电路包括电阻R5~R9、Ξ极管Q1和Ξ极管Q2，所述电阻R5的 一端与第Ξ反相器的输出端连接，电阻R5的另一端与Ξ极管Q1的基极连接，电阻R7的一端 与Ξ极管Q1的基极连接，电阻R7的另一端接地，Ξ极管Q1的发射极接地，Ξ极管Q1的集电极 经电阻R8与Ξ极管Q2的基极连接，Ξ极管Q2的基极经电阻R6与第二电源连接，Ξ极管Q2的 集电极经电阻R9接地Ξ极管Q2的集电极与电阻R9的公共端作为整个电路的输出端。
[0022] 在本实用新型中，双上升沿D触发器为CD4013，R2为下拉电阻，R3、C3为复位延时器 件，D2提供快速放电回路。
[0023] 在本实用新型中，D1用作保护光禪合;U2为高速光禪合;U3(U3A~U3C)是具有施密 特特性的逻辑反相器;Q1、Q2构成高电压功率驱动输出。
[0024] 电路采用了CD4013功能表中第二种上升沿触发方式，输入端D置位高电平，RD高电 平复位。
[0025]
[0026] 图2为CD4013主要端子波形图，触发上升沿与输出端同步，触发延时期间再次触发 无效。R复位端充电时间由R. C参数确定。
[0027] W上所述仅为本实用新型的优选实施例，并不用于限制本实用新型，显然，本领域 的技术人员可W对本实用新型进行各种改动和变型而不脱离本实用新型的精神和范围。运 样，倘若本实用新型的运些修改和变型属于本实用新型权利要求及其等同技术的范围之 内，则本实用新型也意图包含运些改动和变型在内。
【主权项】
1. 一种不可重触发单稳态电路，其特征在于:包括第一反相器(U3A)、延时电路、第二反 相器(U3C)、第三反向器(U3B)和高电压功率驱动电路;所述延时电路包括数据输入端、时钟 输入端和输出端，所述第一反相器的输出端与时钟输入端连接，输出端与第二反相器的输 入端连接，第二反相器的输出端与第三反相器的输入端连接，第三反相器的输出端与高电 压功率驱动电路的输入端连接。2. 根据权利要求1所述的不可重触发单稳态电路，其特征在于:该单稳态电路还包括光 耦隔离模块，所述光耦隔离模块的输出端与第一反相器的输入端连接。3. 根据权利要求2所述的不可重触发单稳态电路，其特征在于:该单稳态电路还包括光 耦保护单元，所述光耦保护单元并联于光耦隔离模块的输入端。4. 根据权利要求1所述的不可重触发单稳态电路，其特征在于:所述延时电路包括双上 升沿D触发器、电阻R2、电阻R3、电容C3和二极管D2;所述双上升沿D触发器的数据数输端与 第一电源连接，双上升沿D触发器的时钟输入端分别与电阻R2的一端、第一反相器的输出端 连接，所述电阻R2接地，所述双上升沿D触发器的复位端经电容C3接地，电阻R3并联于双上 升沿D触发器的输出端与复位端之间，二极管D2与电阻R3并联且二极管D2的阳极与双上升 沿D触发器的复位端连接，双上升沿D触发器的输出端与第二反相器的输入端连接。5. 根据权利要求4所述的不可重触发单稳态电路，其特征在于:所述高电压功率驱动电 路包括电阻R5~R9、三极管Q1和三极管Q2,所述电阻R5的一端与第三反相器的输出端连接， 电阻R5的另一端与三极管Q1的基极连接，电阻R7的一端与三极管Q1的基极连接，电阻R7的 另一端接地，三极管Q1的发射极接地，三极管Q1的集电极经电阻R8与三极管Q2的基极连接， 三极管Q2的基极经电阻R6与第二电源连接，三极管Q2的集电极经电阻R9接地三极管Q2的集 电极与电阻R9的公共端作为整个电路的输出端。6. 根据权利要求3所述的不可重触发单稳态电路，其特征在于:所述光耦隔离模块包括 光耦芯片，所述光耦保护单元包括二极管D1，所述光耦芯片包括发光器和受光器，所述发光 器的两端并联二极管D1，且所述二极管D1的阳极经电阻R1接地，所述光耦芯片的受光器的 基极与第一电源连接，受光器的发射极接地，受光器的集电极经电阻R10与第一电源连接。
【专利摘要】本实用新型公开了一种不可重触发单稳态电路，包括第一反相器U3A、延时电路、第二反相器U3C、第三反向器U3B和高电压功率驱动电路；所述延时电路包括数据输入端、时钟输入端和输出端，所述第一反相器的输出端与时钟输入端连接，输出端与第二反相器的输入端连接，第二反相器的输出端与第三反相器的输入端连接，第三反相器的输出端与高电压功率驱动电路的输入端连接。该单稳态电路还包括光耦隔离模块，所述光耦隔离模块的输出端与第一反相器的输入端连接。该单稳态电路还包括光耦保护单元，所述光耦保护单元并联于光耦隔离模块的输入端。用于对脉冲信号前沿触发时间长度有高精度要求的场合，既可以避免干扰毛刺触发引发起始时间后延偏差，又可以虑除干扰毛刺产生的多次重复误触发。
【IPC分类】H03K3/013, H03K3/012
【公开号】CN205336241
【申请号】CN201620040234
【发明人】刘代福, 陈剑, 杨勇, 李云贵
【申请人】重庆机床(集团)有限责任公司
【公开日】2016年6月22日
【申请日】2016年1月15日