一种轨到轨全差分放大器的制造方法
【专利摘要】本实用新型提供一种轨到轨全差分放大器，属于低频集成电路技术领域。该电路包括：差分输入和差分输出电路、自偏置电路、尾电流源电路。其特点是：轨到轨差分放大器能够在低电压工作，实现轨到轨的差分输入同时能有效减少工艺、电源电压、温度变化给电路带来的影响，采用自偏置电路消除对偏置电压的需求，很好的抑制共模信号实现高的电压增益。
【专利说明】
一种轨到轨全差分放大器
技术领域
[0001]本实用新型涉及模拟集成电路技术领域，具体为一种轨到轨全差分放大器。
【背景技术】
[0002]随着晶体管尺寸的减少，集成电路的规模和可靠性问题促使电源电压降低，伴随尺寸减小不仅电源会产生影响同时工艺以及温度也会产生很大影响。同时，随着可移动设备的快速发展及应用，低电压、低功耗的产品需求日益增大，对应的电路备受关注。低电源电压对工艺和电路结构的要求更加高。
[0003]集成运算放大器是模拟集成电路设计中的基本单元，广泛地应用于各种模拟和和混合信号系统中。
【实用新型内容】
[0004]基于上述原因本实用新型的目的在于是提供一种轨到轨差分放大器，使运算放大器能够在低电压下工作，实现轨到轨的输入同时能有效减少工艺、电源电压、温度变化给电路带来的影响，采用自偏置电路消除对偏置电压的需求，很好的抑制共模信号实现高的电压增益。技术方案如下:
[0005]—种轨到轨全差分放大器，包括差分输入和差分输出电路，所述差分输入和差分输出电路包括构成差分输入对的PMOS管Pl和PMOS管P12，以及构成另一差分输入对的匪OS管NI和匪OS管N12;PM0S管Pl和NMOS管NI的栅极同时连接正端输入信号，PMOS管P12和NMOS管N12的栅极同时连接负端输入信号;还包括电容Cl，以及栅极同时连接到电容Cl下极板的PMOS管P2、PMOS管P4、NMOS管N2和NMOS管N4，PMOS管P2源级接电源，PMOS管P2的漏极和PMOS管P4的源极同时连接到NMOS管NI的漏极，PMOS管P4和NMOS管N2的漏极同时连接到电容Cl的上极板，匪OS管N2的源极和匪OS管N4的漏极同时连接到PMOS管Pl的漏极，NMOS管N4的源极接地;还包括电容C2以及栅极同时连接到电容C2下极板的PMOS管P7、PM0S管P9、NM0S管N7和NMOS管N9，PM0S管P7的源级接电源，PMOS管P7的漏极和PMOS管P9的源极同时连接到NMOS管N12的漏极，PMOS管P9和匪OS管N7的漏极同时连接到电容C2的上极板，匪OS管N7的源极和NMOS管N9的漏极同时连接到PMOS管P12的漏极，NMOS管N9的源极接地；电容CI和电容C2的下极板相连接，NMOS管N2和NMOS管N7的漏极作为差分输出。
[0006]进一步的，还包括自偏置电路，自偏置电路包括栅极同时连接到电容Cl下极板的PMOS管P3、PMOS管P5、NMOS管N3和NMOS管N5，PMOS管P3源级接电源，PMOS管P3漏极和PMOS管P5源极同时连接到NMOS管NI的漏极，PMOS管P5和NMOS管N2的漏极同时连接到电容Cl的下极板，NMOS管N3的源极和NMOS管N5的漏极同时连接到PMOS管Pl的漏极，NMOS管N5的源极接地；还包括栅极同时连接到电容C2下极板的PMOS管P6、PMOS管P8、NMOS管N6和NMOS管N8，PMOS管P6源级接电源，PMOS管P6漏极和PMOS管P8源极同时连接到匪OS管N12的漏极，PMOS管P8和NMOS管N6的漏极同时连接到电容C2的下极板，NMOS管N6的源极和NMOS管N8的漏极同时连接到PMOS管Pl 2的漏极，NMOS管N8的源极接地。
[0007]更进一步的，还包括尾电流源电路，所述尾电流源电路包括栅极同时连接到电容Cl下极板的PMOS管P10、PM0S管？11、匪05管附0和匪05管附1，？]\?)5管？10和?]\?)5管？11的源极连接电源，PMOS管P1的漏极连接到PMOS管PI的源极，PMOS管P11的漏极连接到PMOS管P12的源极；匪OS管NlO和匪OS管NI I的源极均接地，匪OS管NlO的漏极连接到匪OS管NI的源极，NMOS管NI I的漏极连接到NMOS管NI 2的源极。
[0008]本实用新型有益效果是:
[0009]I)本实用新型分别采用PMOS管和匪OS管作为输入差分对管，实现在低电压下的轨到轨的输入范围；
[0010]2)本实用新型采用自偏置电路结构，实现电路结构的简化不需外加偏置电路；
[0011]3)本实用新型采用对称式的折叠式共源共栅结构，在低电压下能有有效减少工艺、电源电压、温度变化给电路带来的影响；
[0012]4)本实用新型采用驱动尾电流源和共源共栅结构，在低电压下实现运算放大器的尚增益；
[0013]5)本实用新型增设两个电容，能够进行频率补偿，保证有比较好的相位裕度和良好的稳定性。
【附图说明】
[0014]图1为本实用新型轨到轨全差分放大器的电路原理图。
【具体实施方式】
[0015]下面结合具体实施例和附图对本实用新型做进一步说明。一种轨到轨全差分放大器，其特征在于，包括差分输入和差分输出电路、自偏置电路、尾电流源电路。差分输入电路接收正端输入信号Vin+和负端输入信号Vin-，经过电路放大，实现轨到轨输入的放大输出，尾电流源为差分输入电路提供电流，自偏置电路为差分输入电路提供偏置电压。
[0016]如图1所不，两侧虚线框的中部分为差分输入和差分输出电路，其包括构成差分输入对的PMOS管Pl和PMOS管P12，以及构成另一差分输入对的NMOS管NI和NMOS管N12;PM0S管Pl和NMOS管NI的栅极同时连接正端输入信号，PMOS管P12和NMOS管N12的栅极同时连接负端输入信号；还包括电容Cl，以及栅极同时连接到电容Cl下极板的PMOS管P2、PM0S管P4 JMOS管N2和匪OS管N4，PM0S管P2源级接电源，PMOS管P2的漏极和PMOS管P4的源极同时连接到匪OS管NI的漏极，PMOS管P4和匪OS管N2的漏极同时连接到电容Cl的上极板，匪OS管N2的源极和匪OS管N4的漏极同时连接到PMOS管Pl的漏极，匪OS管N4的源极接地;还包括电容C2以及栅极同时连接到电容C2下极板的PMOS管P7、PM0S管P9、NM0S管N7和NMOS管N9，PM0S管P7的源级接电源，PMOS管P7的漏极和PMOS管P9的源极同时连接到NMOS管NI 2的漏极，PMOS管P9和NMOS管N7的漏极同时连接到电容C2的上极板，NMOS管N7的源极和NMOS管N9的漏极同时连接到PMOS管P12的漏极，匪OS管N9的源极接地；电容CI和电容C2的下极板相连接，匪OS管N2和NMOS管N7的漏极作为差分输出。
[0017]PMOS管Pl和PMOS管P12，以及NMOS管NI和匪OS管NI 2形成的全差分对能够输入全范围电压，是因为:当输入共模电压较低时，PMOS管Pl、PM0S管P12导通并处于饱和状态，而NMOS管NI和NMOS管N12截止；当输入共模电压较高时，PMOS管Pl和PMOS管P12截止，而NMOS管NI和匪OS管N12导通并处于饱和状态；当输入共模电压在中间区域时，PMOS管PUPMOS管P12、NM0S管NI和NMOS管N12都会导通。这样就使运算放大器在任何输入电压下都可以工作，实现了轨到轨的输入范围。
[0018]其中，增设电容Cl和电容C2能够进行频率补偿，保证有比较好的相位裕度和良好的稳定性。
[0019]图1中中间虚线框的部分为自偏置电路，其包括栅极同时连接到电容Cl下极板的PMOS管P3、PMOS管P5、NMOS管N3和NMOS管N5，PMOS管P3源级接电源，PMOS管P3漏极和PMOS管P5源极同时连接到NMOS管NI的漏极，PMOS管P5和NMOS管N2的漏极同时连接到电容Cl的下极板，NMOS管N3的源极和NMOS管N5的漏极同时连接到PMOS管Pl的漏极，NMOS管N5的源极接地；还包括栅极同时连接到电容C2下极板的PMOS管P6、PMOS管P8、NMOS管N6和NMOS管N8，PMOS管P6源级接电源，PMOS管P6漏极和PMOS管P8源极同时连接到匪OS管N12的漏极，PMOS管P8和NMOS管N6的漏极同时连接到电容C2的下极板，NMOS管N6的源极和NMOS管N8的漏极同时连接到PMOS管Pl 2的漏极，NMOS管N8的源极接地。
[0020]自偏置电路是MOS管“二极管连接”电阻分压结构，其目的是为输入和输出电路、尾电流源电路提供偏置电压。采用自偏置电路结构，实现电路结构的简化不需外加偏置电路。
[0021]图1中上下两个虚线框中的部分为尾电流源电路，其包括栅极同时连接到电容Cl下极板的PMOS管P10、PM0S管？11、匪03管附0和匪03管附1，？]\?)3管？10和?]\?)3管？11的源极连接电源，PMOS管P1的漏极连接到PMOS管PI的源极，PMOS管P11的漏极连接到PMOS管P12的源极;NMOS管NlO和NMOS管NI I的源极均接地，匪OS管NlO的漏极连接到NMOS管NI的源极，匪OS管NI I的漏极连接到NMOS管NI 2的源极。
[0022]采用驱动尾电流源和共源共栅结构，在低电压下实现运算放大器的高增益;尾电流源电路采用的对称结构，其目的是在不同的共模输入时提供稳定电流。
[0023]综上所述，本实用新型所述一种新型轨到轨全差分放大器，能够在低电压下工作，实现轨到轨的差分输入。
【主权项】
1.一种轨到轨全差分放大器，其特征在于，包括差分输入和差分输出电路，所述差分输入和差分输出电路包括构成差分输入对的PMOS管Pl和PMOS管P12，以及构成另一差分输入对的匪OS管NI和匪OS管N12; PMOS管Pl和匪OS管NI的栅极同时连接正端输入信号，PMOS管P12和NMOS管N12的栅极同时连接负端输入信号;还包括电容Cl，以及栅极同时连接到电容Cl下极板的PMOS管P2、PMOS管P4、NMOS管N2和NMOS管N4，PMOS管P2源级接电源，PMOS管P2的漏极和PMOS管P4的源极同时连接到NMOS管NI的漏极，PMOS管P4和NMOS管N2的漏极同时连接到电容Cl的上极板，NMOS管N2的源极和NMOS管N4的漏极同时连接到PMOS管Pl的漏极，匪OS管N4的源极接地;还包括电容C2以及栅极同时连接到电容C2下极板的PMOS管P7、PM0S管P9、NMOS管N7和NMOS管N9，PM0S管P7的源级接电源，PMOS管P7的漏极和PMOS管P9的源极同时连接到NMOS管N12的漏极，PMOS管P9和NMOS管N7的漏极同时连接到电容C2的上极板，匪OS管N7的源极和NMOS管N9的漏极同时连接到PMOS管P12的漏极，匪OS管N9的源极接地；电容CI和电容C2的下极板相连接，NMOS管N2和NMOS管N7的漏极作为差分输出。2.根据权利要求1所述的轨到轨全差分放大器，其特征在于，还包括自偏置电路，所述自偏置电路包括栅极同时连接到电容Cl下极板的PMOS管P3、PM0S管P5、匪OS管N3和匪OS管N5，PMOS管P3源级接电源，PMOS管P3漏极和PMOS管P5源极同时连接到NMOS管NI的漏极，PMOS管P5和NMOS管N2的漏极同时连接到电容Cl的下极板，NMOS管N3的源极和匪OS管N5的漏极同时连接到PMOS管Pl的漏极，NMOS管N5的源极接地;还包括栅极同时连接到电容C2下极板的PMOS管P6、PMOS管P8、NMOS管N6和NMOS管N8，PMOS管P6源级接电源，PMOS管P6漏极和PMOS管P8源极同时连接到匪OS管NI 2的漏极，PMOS管P8和NMOS管N6的漏极同时连接到电容C2的下极板，NMOS管N6的源极和NMOS管N8的漏极同时连接到PMOS管P12的漏极，匪OS管N8的源极接地。3.根据权利要求1所述的轨到轨全差分放大器，其特征在于，还包括尾电流源电路，所述尾电流源电路包括栅极同时连接到电容Cl下极板的PMOS管PlO、PMOS管P11、NMOS管NI O和NMOS管Nil，PM0S管PlO和PMOS管Pll的源极连接电源，PMOS管PlO的漏极连接到PMOS管Pl的源极，PMOS管Pl I的漏极连接到PMOS管P12的源极;匪OS管NlO和匪OS管NI I的源极均接地，NMOS管NlO的漏极连接到NMOS管NI的源极，NMOS管NI I的漏极连接到NMOS管N12的源极。
【文档编号】H03F1/30GK205545162SQ201620307197
【公开日】2016年8月31日
【申请日】2016年4月13日
【发明人】陈腾, 陈祝, 付云龙
【申请人】成都信息工程大学