专利名称：数据有效性的底层判断方法及装置的制作方法
技术领域：
本发明涉及通信领域中的PDH接口技术，特别是涉及一种PDH(准同步数字系列)接口中数据有效性的底层判断方法及装置。
在构造通讯网络时，很多设备利用PDH接口进行相互连接。这类接口物理特性符合ITU-T的G.703规范。对于这类同步串行接口，即使在不发送数据时也必须传送信号，以保持收发端的可靠同步。在相互传送信息的两台终端之间，判断接收的数据是否有效是建立并保持连接的基本要求。在构造终端系统时，现有技术中有两种方法用于实现这种判别。
第一种方法是在主控制器与物理接口之间加入链路层控制器，通过链路层协议实现有效的通讯。在发送端，主处理器把有效数据输入链路控制器，链路控制器根据协议把有效数据进行封装，然后发送。当没有数据发送时则传送空的协议帧。接收端，链路层控制器提取有效数据给主控制器进行处理，同时屏蔽掉空闲数据帧及其他用于保持有效连接的数据。
第二种方法直接利用主控制器对数据进行处理，实际上是利用主控制器的软件实现链路层协议的处理。部分处理器内置了通讯控制器，可以直接利用集成的控制器进行相关处理，但其基本原理是属于第一种方法。部分处理器内置了链路层控制器，但很多专用的处理器都不具备这一功能，并且在构造硬件系统时，出于系统其他主要功能的需要选择的主处理器很可能不包含链路控制功能。
上述的两种方法中，都需要增加相对复杂的链路层协议，降低了信道的利用率。第一种方法由于需要链路层控制器增加了成本。第二种方法使用软件对协议进行处理，增加了处理器负担。
在现有的两种技术中，关键是对协议的处理。PDH接口在物理层遵守G.703规范，在链路层遵守G.704或G.751规范。这些规范定义了数据帧及复帧的同步结构、插入比特的意义及使用方法以及信道纠错编码的定义。进行协议处理时接收端的链路处理器根据规范从串行数据中恢复帧同步并根据插入比特完成相应的控制，在删除空闲帧后将有效数据上报主处理器。在一般的方案中接收端都有一个接收数据缓存，链路层控制器实际上是控制缓存的写入信号在收到有效数据时打开写信号把有效数据写入缓存，接收到空闲数据时直接将其抛弃，不对缓存进行任何操作。
在一些特殊应用场合，出于对信道利用率的考虑在发送端发送的串行数据中除了帧同步信息及数据外不再附加任何协议信息，在接收端，由于缺少控制信息，链路处理器在进行帧同步后将其余的所有串行数据作为有效数据写入到数据缓存中。根据系统的设计原则，在缓存到达一定的状态后，主处理器将从缓存中提取数据进行相应处理。
考虑发送端的两种工作状态1、正常发送数据；2、停止发送数据。在发送端正常发送数据时，接收端链路处理器在完成帧同步处理后把数据送入缓存，主处理器根据缓存控制策略从中提取数据进行处理。由于是发送端正常发送到数据，处理器将按照正常流程进行处理，不会产生任何异常。
但在第二种情况出现时将导致接收端异常。发送端停止发送数据的可能原因有几种，如发端设备掉电、关机或复位等。当发送端设备停止发送数据时，传输设备仍然会发送缺省的数据以保持线路的正常连接。接收端链路处理器在完成帧同步处理后将把缺省数据送入缓存。由于没有上层协议的支持，链路处理器无法判别数据的有效性，主处理器从缓存中获取得将是缺省数据，由于不是正常的数据，接收主处理器将采取异常处理操作，视当前工作状态的不同可能有以下几种情况在正常工作中发送数据突然中断，主处理器将认为数据出错，会对接收电路进行一系列必要的操作，如缓存复位、接口电路设置等；在完成了输入电路重新设置后数据仍然出错，主处理器可以把数据简单丢弃，然后继续检测数据，直到数据恢复正常。由于接收端无法知道发送端数据何时恢复，就不能把输入缓存关闭，必须不断地检测数据。不论采取以上何种处理方式，对于接收端主处理器而言都是一种异常情况的处理，在某些情况下异常处理比正常处理要耗费更多的资源，对于当前接口而言，由于发送端已停止传送数据，异常处理不会造成任何问题。但对于一个有多输入输出接口的设备，一个输入接口的异常处理有可能造成其他接口的任务不能得到很好的完成，那么该接口的异常将导致设备其他接口功能的异常。
本发明的目的之一在于提供一种PDH接口中数据有效性的底层判断方法，用以实时地对信道数据的有效性进行判断，其实现简便，而且不会导致由于需要增加相对复杂的链路层协议，而降低信道的利用率。
本发明的目的还在于提供一种PDH接口中数据有效性的底层判断装置，其实现简单，在不引入任何复杂协议的情况下实时地对信道数据的有效性进行判断，保持终端的有效连接，即提高了信道利用率，同时不对CPU造成额外的负担。
根据本发明的一个方面，提供了一种PDH接口中数据有效性的底层判断方法，其特征在于，屏蔽接收端物理层接口芯片的解码功能，根据在传送有效数据及空闲数据时接收端BPV信号的不同变化规律，对接收数据的有效性进行判断。
根据本发明的另一个方面，提供了一种PDH接口中数据有效性的底层判断装置，其特征在于包含事件识别部分、码流状态判决部分；其中事件识别部分，包含线路时钟脉冲输入端和BPV输入端，事件判断输出端，在两个相邻BPV脉冲相隔N的整数倍个线路时钟脉冲的情况下，事件判断输出端输出一个事件一发生信号给所述的码流状态判决部分，否则，事件判断输出端输出一个事件二发生信号给所述的码流状态判决部分；其中N是由PDH接口物理层编码方式决定的一个自然数；码流状态判决部分，其输入端与事件识别部分的事件判别输出端相连，分别对事件一和事件二进行计数，当事件一连续发生达到预先设定的次数M1时，产生码流中断信号输出，在码流中断后仍然对事件二进行计数，当事件二连续发生达到预先设定的次数M2时，产生码流恢复信号输出。
在所述PDH接口的物理层采用HDB3编码方式的情况下，所述的N为4。
在所述PDH接口的物理层采用B3ZS编码方式的情况下，所述的N为3。
本发明的方法及装置，针对现有技术中处理方法的不足，通过逻辑电路即可实现对物理层接口信号的状态进行检测及处理，在不引入任何复杂协议的情况下实时地对信道数据的有效性进行判断，保持终端的有效连接，既提高了信道利用率，同时不对CPU造成额外的负担。
为使本发明的目的、技术方案和优点更加清楚明白、易于理解，以下举实施例，并参照附图，对本发明进一步详细说明。其中
图1示出了在E3 PDH接口中数据有效时，BPV的波形；图2示出了在E3 PDH接口中数据空闲(即无效)，并且在帧内时，BPV的波形；图3示出了在E3 PDH接口中数据空闲，并且在帧间时，BPV的波形；图4示出了在E3 PDH接口发送端(即源端)复位时，BPV的波形；图5示出了本发明第一较佳实施例的结构框图；图6示出了本发明第二较佳实施例的结构框图。
PDH接口的物理特性符合ITU-T的G.703规范。G.703物理层接口芯片的一般提供以下接口控制信号从信道恢复出的时钟CLKO(Clock Output)、同步丢失信号LOL(Lose of Lock)信号丢失告警LOS(Lose of Signal)及信号极性告警BPV(Bipolar Violation Output)。接口芯片与输入信号锁相是接收电路工作的基本条件。当良好锁相时LOL信号失效(0电平)，否则LOL信号有效(1电平)。物理层接口芯片利用本地PLL与输入线路时钟进行锁相，当本地PLL与与输入时钟相差超过±05％产生LOL信号。CLKO是接口芯片从信道中恢复出的时钟，在完成与输入信号的锁相后接口芯片输出一稳定的时钟信号，对于E3接口是34.368MHz、对于DS3接口是44.736MHz。LOS表示输入信号丢失，当连续接口芯片连续收到160±32个“0”时将判定输入信号丢失，LOS将变为有效。在收到32个连续时钟中至少有8个“1”时表示信号恢复，LOS将变为无效。线路信号采用双极性编码，当发生编码错误或双极性编码不符合编码规则时BPV信号将变高一个线路时钟周期。
如果屏蔽物理层接口芯片的解码功能，则在传送有效数据及空闲数据时BPV的变化会呈现出不同的规律。本发明即利用这一规律，根据在传送有效数据及空闲数据时接收端BPV的不同变化规律，对接收数据的有效性进行判断。
图1～图4以34M的E3 PDH接口为例，示出了不同状态时BPV信号与输出时钟信号的关系。如图1～图4所示，数据有效时由于数据没有重复规律BPV与CLKO间也不具备重复规律。在空闲时信道传送全1信号，BPV与CLKO有明显的规律在帧内时每4个CLKO产生一个BPV，在帧交界处12个CLKO及8个CLKO产生一个BPV，均为4的整数倍。在发端设备复位时BPV信号恒为低。
实际上，对于其它形式的PDH接口，其BPV信号与输出时钟信号的关系与E3接口非常类似，并且容易得到，本发明的主要思想在于利用在传送有效数据及空闲数据时，接收端BPV的不同变化规律，对接收数据的有效性进行判断。因此并不仅限于E3接口。
在PDH接口中，为了维持线路两端的同步，线路上的信号不能长时间维持0或1状态，在此情况下，为了实现传递这种数据能满足这种线路上的要求，在PDH接口中使用的编码规则会将几个连续的0或1用颠倒的符号来替换。由此产生了BPV的变化规律。
以下仍以E3 PDH接口为例，分析屏蔽物理层接口芯片的物理层解码功能后，产生BPV信号的原因。E3接口采用HDB3编码方式进行编码，根据HDB3编码原理，在数字脉冲为连续四个相同的数XXXX时，将把该序列编码为BXXV或XXXV，其中B表示符合双极性编码的信号，V表示不符合双极性编码的信号，在接收端，接口芯片的HDB3解码模块将完成相反的过程。若屏蔽物理层接口的HDB3解码功能，接口芯片逻辑在接收到V信号时将输出BPV信号。
如上所述，在发送端将根据HDB3编码规则对连续相同的序列进行替换，替换的长度为4。当发送端空闲时将发送连续相同的数字信号(帧间除外)，即每4个脉冲有一个V信号。因此在接收端每4个时钟脉冲会输出一个BPV信号。
2M的PDH接口和8M的PDH接口同样采用HDB3编码规则，因此其接收端BPV的规律与34M的E3接口相同。
45M的DS3 PDH接口采用B3ZS编码规则，其替换规律是三个连续相同的数据替换为BXV及XXV，因此空闲数据的BPV为每3个CLKO一个BPV。
由以上分析可知，在屏蔽接收端物理层接口芯片的解码功能的前提下，则传送有效数据及空闲数据时接收端BPV的不同变化规律可以归结为在帧内及帧间传送空闲数据的情况下，接收端BPV每经过N的倍数个线路时钟周期，变高一个线路时钟周期；其中N是由PDH接口物理层编码方式决定的一个自然数；在发送端复位的情况下，接收端BPV恒为低；在传送有效数据的情况下，接收端BPV的状态呈随机状态。
本发明的一种PDH接口中数据有效性的底层判断方法，核心在于屏蔽接收端物理层接口芯片的物理层解码功能，根据在传送有效数据及空闲数据时接收端BPV的不同变化规律，对接收数据的有效性进行判断。
作为本发明的一个实施方案，较佳的，接收端对以下事件进行计数事件一，两个相邻BPV脉冲相隔N的整数倍个线路时钟脉冲；事件二，两个相邻BPV脉冲相隔非N的整数倍个线路时钟脉冲；其中N是由PDH接口物理层编码方式决的一个自然数；当事件一连续发生达到预先设定的次数M1时，判断码流中为空闲数据，当事件二连续发生达到预先设定的次数M2时，判断码流中为有效数据。
较佳的，接收端并且对以下事件进行判断在BPV为零期间对线路时钟脉冲个数进行记数，当记数值达到预先设定的次数M3时，则判断源端设备复位。
较佳的，所述PDH接口的物理层采用HDB3编码方式，所述的N为4。
较佳的，所述PDH接口的物理层采用B3ZS编码方式，所述的N为3。
本发明的一种PDH接口中数据有效性的底层判断装置，包含事件识别部分、和码流状态判决部分；其中事件识别部分，其包含线路时钟脉冲输入端和BPV输入端，事件判断输出端，在两个相邻BPV脉冲相隔N的整数倍个线路时钟脉冲的情况下，事件判断输出端输出一个事件一发生信号给所述的码流状态判决部分，否则，事件判断输出端输出一个事件二发生信号给所述的码流状态判决部分；码流状态判决部分，其输入端与事件识别部分的事件判别输出端相连，分别对事件一和事件二进行计数，当事件一连续发生达到预先设定的次数M1时，产生码流中断信号输出，在码流中断后仍然对事件二进行计数，当事件二连续发生达到预先设定的次数M2时，产生码流恢复信号输出。
较佳的，所述的事件识别部分的事件判断输出端进一步包含事件一判断输出端和事件二判断输出端。
较佳的，所述的事件识别部分进一步包含事件一识别部分和事件二识别部分。
图5示出了本发明第一较佳实施例的结构框图。其中包括三个部分事件一识别模块11、事件二识别模块12、和码流状态识别模块13。第一部分事件一识别模块11接收CLKO及BPV信号作为输入，若BPV间时钟脉冲数满足N(HDB3编码方式下N为4，B3ZS编码方式下N为3，)的倍数时，识别为事件一发生，输出一个脉冲；事件二识别模块12同样接收CLKO及BPV信号作为输入，若BPV间时钟脉冲数不满足N的倍数时，识别为事件二发生，输出一个脉冲；码流状态识别模块13接收事件一识别脉冲、事件二识别脉冲、LOL、及LOS信号作为输入，据此判断码流状态。判别的基本方法是对事件一脉冲及事件二脉冲计数。当连续计数事件一脉冲达到预先设定的次数M1次时，判断码流发生中断，输出码流中断信号。在码流中断后该模块仍然对其进行实时检测，对事件二脉冲进行计数，当计数值达到预先设定的次数M2次时输出码流恢复信号。
关于以上M1的取值，M1的大小影响接收端对码流中断的敏感度，数值越大对码流中断越不敏感。可以根据缓冲区的大小来确定。设缓冲数据达到L bytes时控制器将从接口提取数据。那么M1的最大取值应该满足以下条件在码流中断后缓冲数据达到该值以前应该判别出码流中断状态。即M1＜(8×L/4)。由于在码流有效时也可能产生连续的相同数据，因此M1的取值不能太小，否则会造成误判。实际的取值下限可以定为400。
关于M2的取值，M2的大小影响码流恢复后接收端的响应速度，以34.368Mbps码率为例，若要求接收端响应速度小于1ms，即码流恢复后34368个数据后接收端应该作出反映。因此M2的最大值满足M2＜(码率×响应速度/4)；M2的最小值没有最小限制，但为了避免码流刚恢复时的不稳定状态取值不要太小，在本实施例中M2的取值可以定为2000。
图6示出了本发明第二较佳实施例的结构框图。如图6所示，所述的事件识别部分进一步包含计数器10和比较器20，该计数器10对两个相邻BPV脉冲之间的线路时钟脉冲进行计数，该比较器20将该计数器10的计数结果与N进行比较，并将比较结果输出。
所述的码流状态判决部分进一步包含第一计数器30，第一比较器40，第二计数器50，和第二比较器60，其中所述的第一计数器30对所述的事件一发生信号进行计数，所述的第一比较器40将所述的第一计数器30的计数结果与预先设定的次数M1进行比较，当事件一连续发生达到M1次时，产生码流中断信号输出；所述的第二计数器50对所述的事件二发生信号进行计数，所述的第二比较器60将所述的第二计数器50的计数结果与预先设定的次数M2进行比较，当事件二连续发生达到M2次时，产生码流恢复信号输出。
在本实施例中，所述的码流中断信号输出并且与所述的第二计数器50的清零端相连。
本实施例的装置进一步包含源端复位判决部分，其在BPV为零期间对线路时钟脉冲个数进行记数，当记数值达到预先设定的次数M3时，则产生源端复位信号输出。该源端复位判决部分进一步包含计数器70和比较器80，该计数器70在BPV为零期间对线路时钟脉冲个数进行记数，该比较器80将该计数器70的计数结果与M3进行比较，并将比较结果输出。
在本实施例中，设所述PDH接口为E3 PDH接口，其物理层采用HDB3编码方式，计数器10计数BPV间时钟个数。比较器20对其计数值进行判断，时钟个数是4的倍数时判断为事件一，否则是事件二。计数器30对事件一进行计数，比较器40对计数值进行比较，当计数值大于M1时表示码流中为空闲数据，产生码流中断标志信号STR_BRK。事件二将复位计数器30。当码流中断后，要实时监测信道的信号，利用计数器50对事件二计数，比较器60对计数值进行比较，当计数值大于M2时产生码流恢复标志STR_CON。在BPV为零期间对CLKO进行计数，比较器80对计数值进行比较，当计数值超过M3时则判断源端设备复位产生标志SRC_RST。其中N等于4；M1、M2及M3可以根据需要灵活设置，数值越大则检测速度越慢。一般情况下根据缓存控制策略进行计算。缓存越大M1、M2及M3也可以取得越大。
本实施例以34M的E3 PDH接口为例，实际上，该PDH接口还可以是其他类型的PDH接口，如45M的DS3接口，对于45M的DS3接口，每3个CLKO产生一个BPV信号，发端设备复位时BPV信号恒为低。
本发明利用物理层接口芯片提供的接口信号，通过逻辑电路对串行数据的状态进行判断，从而对传输数据的有效性进行判断。本发明可以实时检测码流的变化，输出的三个状态信号与中断机制相结合可以使接收端在各种输入情况下都能良好的工作，并及时在各种状态间切换。
对于采用其他编码类型的PDH接口，如采用CMI编码的高速PDH接口，尽管在屏蔽了接收端解码功能后，在传送有效数据及空闲数据时接收端BPV信号的变化规律不同于E3接口和DS3接口，但其也有确定的规律，依此而同样可对接收数据的有效性进行判断，而并不脱离本发明的精神和范围。
本领域的普通技术人员显然清楚并且理解，本发明所举的较佳实施例仅用以说明本发明，而并不用以限制本发明，本发明所举各实施例中的技术特征，可以任意组合，而并不脱离本发明的思想。根据本发明公开的方法，可以有许多方式修改所公开的发明，并且除了上述的具体给出的优选方式外，本发明还可以有其它许多实施例。因此，凡属依据本发明构思所能得到方法或改进，均应包含在本发明的权利范围之内。
权利要求
1.一种PDH接口中数据有效性的底层判断方法，其特征在于，屏蔽接收端物理层接口芯片的解码功能，根据在传送有效数据及空闲数据时接收端BPV信号的不同变化规律，对接收数据的有效性进行判断。
2.如权利要求1所述的PDH接口中数据有效性的底层判断方法，其特征在于，接收端对以下事件进行计数事件一，两个相邻BPV脉冲相隔N的整数倍个线路时钟脉冲；事件二，两个相邻BPV脉冲相隔非N的整数倍个线路时钟脉冲；其中N是由PDH接口物理层编码方式决定的一个自然数；当事件一连续发生达到预先设定的次数M1时，判断码流中为空闲数据，当事件二连续发生达到预先设定的次数M2时，判断码流中为有效数据。
3.如权利要求2所述的PDH接口中数据有效性的底层判断方法，其特征在于，接收端并且对以下事件进行判断在BPV为零期间对线路时钟脉冲个数进行记数，当记数值达到预先设定的次数M3时，则判断源端设备复位。
4.如权利要求2所述的PDH接口中数据有效性的底层判断方法，其特征在于，所述PDH接口的物理层采用HDB3编码方式，所述的N为4。
5.如权利要求2所述的PDH接口中数据有效性的底层判断方法，其特征在于，所述PDH接口的物理层采用B3ZS编码方式，所述的N为3。
6.一种PDH接口中数据有效性的底层判断装置，其特征在于包含事件识别部分、码流状态判决部分；其中事件识别部分，包含线路时钟脉冲输入端和BPV输入端，事件判断输出端，在两个相邻BPV脉冲相隔N的整数倍个线路时钟脉冲的情况下，事件判断输出端输出一个事件一发生信号给所述的码流状态判决部分，否则，事件判断输出端输出一个事件二发生信号给所述的码流状态判决部分；其中N是由PDH接口物理层编码方式决定的一个自然数；码流状态判决部分，其输入端与事件识别部分的事件判别输出端相连，分别对事件一和事件二进行计数，当事件一连续发生达到预先设定的次数M1时，产生码流中断信号输出，在码流中断后仍然对事件二进行计数，当事件二连续发生达到预先设定的次数M2时，产生码流恢复信号输出。
7.如权利要求6所述的PDH接口中数据有效性的底层判断装置，其特征在于，所述的事件识别部分进一步包含计数器和比较器，该计数器对两个相邻BPV脉冲之间的线路时钟脉冲进行计数，该比较器将该计数器的计数结果与N进行比较，并将比较结果输出。
8.如权利要求6所述的PDH接口中数据有效性的底层判断装置，其特征在于，所述的码流状态判决部分进一步包含第一计数器，第一比较器，第二计数器，和第二比较器，其中所述的第一计数器对所述的事件一发生信号进行计数，所述的第一比较器将所述的第一计数器的计数结果与预先设定的次数M1进行比较，当事件一连续发生达到M1次时，产生码流中断信号输出；所述的第二计数器对所述的事件二发生信号进行计数，所述的第二比较器将所述的第二计数器的计数结果与预先设定的次数M2进行比较，当事件二连续发生达到M2次时，产生码流恢复信号输出。
9.如权利要求8所述的PDH接口中数据有效性的底层判断装置，其特征在于，所述的码流中断信号输出并且与所述的第二计数器的清零端相连。
10.如权利要求6所述的PDH接口中数据有效性的底层判断装置，其特征在于进一步包含源端复位判决部分，其在BPV为零期间对线路时钟脉冲个数进行记数，当记数值达到预先设定的次数M3时，则产生源端复位信号输出。
11.如权利要求10所述的PDH接口中数据有效性的底层判断装置，其特征在于，所述的源端复位判决部分进一步包含计数器和比较器，该计数器在BPV为零期间对线路时钟脉冲个数进行记数，该比较器将该计数器的计数结果与M3进行比较，并将比较结果输出。
全文摘要
一种PDH接口中数据有效性的底层判断方法及装置,其屏蔽接收端物理层接口芯片的解码功能,根据在传送有效数据及空闲数据时接收端BPV信号的不同变化规律,对接收数据的有效性进行判断。本发明可以实时检测码流的变化,输出的三个状态信号与中断机制相结合可以使接收端在各种输入情况下都能良好的工作,并及时在各种状态间切换。
文档编号H04L29/10GK1342011SQ00124368
公开日2002年3月27日 申请日期2000年9月7日 优先权日2000年9月7日
发明者姚峻 申请人:华为技术有限公司