专利名称：固定式码分多址无线接入系统后向信道准同步用延时单元的制作方法
技术领域：
本实用新型涉及码分多址(CDMA-Code Division MilitipleAccess)无线接入系统，尤其是固定式码分多址无线接入系统后向信道准同步用延时单元。
目前的固定式码分多址无线接入系统中端站的组成包括收、发两部分接收部分包括射频接收单元、中频处理单元、解扩处理单元、差分解调单元、维特比译码器和基带处理单元；端站发射部分包括基带处理单元、(3/4)卷积编码器、差分编码器、扩频调制单元、中频调制单元、射频发送单元和操作维护控制单元。该系统各端站无统一的定时系统，发送信号相位随机变化，导致其后向信道(又称上行信道)异步，基站接收到各端站的编码信号不完全正交，严重影响系统对信号的捕获，造成系统信噪比恶化，通信质量下降，危及到其系统的实用性。通常其解决办法是增加引导信道和同步信道来发送同步引导信息供端站建立系统的定时与同步。另外，由于受基站与端站的距离远近不一的影响，会造成端站信号到达基站的相位不同步，使后向信道异步。若以基站发送信号为基准，由于电磁波传播速度为3×108米/秒，当各端站到达基站的距离相差150米时，基站收到端站信号的时差则为1μs。若设宽带CDMA系统基带信号速率为200Kb/s，采用正交相移键控(QPSK-Quadrature PhaseShifit Key)调制，基带信号码元宽度为10μs，若扩频码采用26-1的GOLD码，则码片速率为6.3MHz，码片宽度为0.16μs，由此可见，相差1μs足以使上述系统后向信道异步。为此，有人采用多用户联合检测，使用匹配滤波器与维特比(Viterbi)算法来解决，但其算法非常复杂，实现起来很困难，实用性差。
鉴于现有技术存在上述问题，本实用新型的目的是在上述系统中提供固定式码分多址无线接入系统后向信道准同步用延时单元，其特征是它是一种由移位寄存器阵列输出端连接选择器阵列输入端而其选择器输出端连接缓冲器输入端组成的连接在上述系统端站扩频调制单元输出端与中频调制单元输入端之间的其控制端还连接上述端站操作维护控制单元输出端的信号延时电路。
由于采用了上述设计方案，本实用新型具有以下优点当端站发送部分(后向部分)将发送信号进行相应延时，可使到达基站的信号相位关系也跟着相应调整，以使各端站到达基站的信号相位有一个相对固定的关系，导致各端站信号互相关值达到并保持最小，能有效地克服多址干扰，提高整个系统的实用性。
下面将参照附图对本实用新型作进一步说明。
图1为本实用新型组成框图和摘要附图。
图2为本实用新型延时单元接入上述系统现有端站的端站框图。
图3为图1的一实施例电路图。
参照图1可知，本实用新型由移位寄存器阵列、选择器阵列和缓冲器组成其移位寄存器阵列输出端接选择器阵列输入端，选择器阵列输出端接缓冲器输入端组成。移位寄存器阵列输入端接上述扩频调制单元输出端，缓冲器输出信号送往中频调制单元输入端，此外，移位寄存器、选择器和缓冲器的输入控制端接操作维护控制信号端。
加电后，移位的速率节拍由控制信号的时钟CLK控制。移位后延迟的信号有多种状态，由选择控制信号实施选择控制，选择后的延迟信号经缓冲器后输出，送至中频调制单元以实现信号受控延迟输出的功能。
参照图2可知现有CDMA上述系统端站(其组成如上所述)接入本实用新型后的组成。图中延时单元接在扩频调制单元输出端与中频调制单元输入端之间，其输入端还接操作维护控制单元输出端。各远端站发送的基带信号，在相位上均以接收基站信号为基准，先经卷积和差分编码器后，送经扩频调制单元进行扩频调制，再进行延时单元调整，最后经中频调制单元处理后发往基站。其中延时单元的主要目的是为了使各端站到达基站的信号在相位上能尽量保持同步，也就是说，达到后向信道的准同步状态，使各端站到达基站匹配滤波器的各个端站的符号相位基本一致，以减少因互相关带来的信噪比损失，使整个系统的抗干扰性能提高、提高系统的实用性。
参照图3可知图1的电路由8个8位移位寄存器U1-U8(型号为74LS164)组成的64级移位寄存器阵列、由4个16选1选择器U9-U12(型号为74150)和1个4选1选择器U13(型号为74153)组成的64选1选择器阵列和一个D触发器U14A(型号为74LS74)组成的缓冲器组成。
器件74LS164是8位串行移位、并行输出的移位寄存器，U1-U8串接相连，组成64位移位寄存器，其每一级输出端Q0-Q7输出信号都代表延时的一种状态，U1的A连接扩频调制单元输出信号，是移位信号输入端；U2、U3...U8的A分别连接U1、U2...U7的延迟输出脚Q7。U1-U8的数据允许控制脚B、时钟CLK、清0输入脚CR分别接上述系统的操作维护控制单元CE、CLK、CLR脚，B、CLK、CR共同受控制单元监控，B＝1时，数据允许移入。移位寄存器阵列的64级输出脚Q0-Q63分别连接到选择器U9-U12的D0-D15脚。
U9-U13组成64选1的选择器阵列，其中由U9-U1216选1选择器组成的16选1选择器阵列，其输入脚D0-D15分别连接到U1-U8的Q0-Q15、Q16-Q31、Q32-Q47、Q48-Q63。其控制脚A、B、C、D接系统控制地址码A0-A3脚，以实现16选1的功能，U9-U12的输出端Q分别为Qdelay1-4，连接到4选1选择器U13的输入脚I0B、I1B、I2B、I3B，其选择控制脚S0、S1接系统控制码A4、A5脚，以完成4选1的功能，最终实现64选1的选择功能。U13的选择输出脚ZB接D触发器U14A的输入D脚，U14A起缓冲器的作用，保证延迟信号的边沿无抖动，相位上对齐，延迟后的信号在时钟CLK的引导下由U14A输出脚Q送至中频调制单元，器件U9-U13的允许端G及EB接地，处于0允许工作状态。
上述实施例电路亦可用高密度编程逻辑器件(系列号XC4000)实现。
综上所述，延时单元通过移位寄存器阵列来对扩频调制单元输出信号进行延时，移位脉冲为扩频码片时钟CLK，延时最小单元为一个CLK(码片时钟)周期。比如说，数据速率为122.67KHz，扩频码长度为26-1＝63，则扩频码片速率为7.728MHz，一个延时单位应是1/7.728MHz＝129.4μs。延时级数为63级，最大延时为63×CLK(码片时钟)周期，根据各个端站到基站的远近关系，控制单元通过控制选择器阵列选择相应的延时级数，从而达到使其后向信道的准同步。
本实用新型的使用，可使固定式码分多址无线接入系统的后向信道的多路信号保持正交，实现准同步，系统的后向信道误码率降低2-3个数量级，一般可从10-4降到10-6以下，可明显地提高抗多址干扰的能力。本装置设备简单，价格低廉，调整方便，不占用信道资源。
权利要求1.固定式码分多址无线接入系统后向信道准同步用延时单元，其特征是它是一种由移位寄存器阵列输出端连接选择器阵列输入端而其选择器输出端连接缓冲器输入端组成的连接在上述系统端站扩频调制单元输出端与中频调制单元输入端之间的其控制端还连接上述端站操作维护控制单元输出端的信号延时电路。
2.根据权利要求1规定的延时单元，其特征是其电路由8个8位移位寄存器U1-U8(型号为74LS164)组成的64级移位寄存器阵列、由4个16选1选择器U9-U12(型号为74150)和1个4选1选择器U13(型号为74153)组成的64选1的选择器阵列和1个D触发器U14A(型号为74LS74)组成的缓冲器组成器件74LS164是8位串行移位，并行输出的移位寄存器，U1-U8串接相连，组成64位移位寄存器，其每一级输出端Q0-Q7输出信号都代表延时的一种状态，U1的A连接扩频调制单元输出信号，是移位信号输入端，U2、U3...U8的A分别连接U1、U2...U7的延迟输出脚Q7，U1-U8的数据允许控制脚B、时钟CLK、清0输入脚CR分别接上述系统的操作维护控制单元CE、CLK、CLR脚，移位寄存器阵列的64级输出脚Q0-Q63分别连接到选择器U9-U12的D0-D15脚；U9-U13组成64选1的选择器阵列，其中由U9-U1216选1选择器组成的16选1选择器阵列，其输入脚D0-D15分别连接到U1-U8的Q0-Q15、Q16-Q31、Q32-Q47、Q48-Q63，其控制脚A、B、C、D接系统控制地址码A0-A3脚，U9-U12的输出端Q分别为Qdelay1-4，连接到4选1选择器U13的输入脚I0B、I1B、I2B、I3B，其选择控制脚S0、S1接系统控制码A4、A5脚，U13的选择输出脚ZB接D触发器U14A的输入D脚，器件U9-U13的允许端G及EB接地。
专利摘要本实用新型提供固定式码分多址(CDMA)无线接入系统后向信道准同步用延时单元,其特征是该单元由移位寄存器阵列、选择器阵列和缓冲器组成,并且受操作维护控制信号控制;它接在上述系统中端站的扩频调制单元和中频调制单元的输出与输入端之间,其延时单元输入端还接系统中控制单元输出端,以此调整信号延时,实现其后向信道准同步,误码率指标提高2个数量级,提高了系统的实用性。
文档编号H04B1/38GK2411623SQ0020039
公开日2000年12月20日 申请日期2000年1月12日 优先权日2000年1月12日
发明者谷滨, 邱云江, 袁苍田, 陈才兴, 张炬, 杨晓波 申请人:天津华诺通信有限公司, 成都市西南电子电信技术研究所