数字和模拟电视信号的数字化及处理设备的制作方法

专利名称：数字和模拟电视信号的数字化及处理设备的制作方法
技术领域：
本发明涉及处理模拟和/或数字信号的设备，尤其涉及集成电路，此集成电路利用多个时钟频率数字化及处理不同的模拟和/或数字信号。
集成电路即IC，广泛地应用于所有类型的电子设备。随着这些电子设备变得越来越复杂，实现所有所需功能所必需的IC数量也要增加，并且/或者需要将几个IC的功能结合到单独的IC中。在把多种功能整合进单独的IC时，希望降低IC的内部复杂性。
当前的电视使用许多不同的IC处理来自各种各样地面的和非地面信号源的模拟和数字电视信号。然而，下一代的数字/模拟电视将被期望具有比当前电视更高的集成度。更高的集成度意味着需要更少的IC，其中，通过几个独立IC实现的处理功能被整合进一个IC中。然而，把模拟电视信号接收机的处理与数字电视信号所需的处理结合在一起会有各种各样的障碍。
一个涉及模拟和数字电视信号处理IC集成的问题是不同的视频信号源(包括模拟和数字)可能需要模-数(A/D)转换器以便在不同的取样率下运行。模拟电视信号基于行锁定频率或色度副载波锁定频率，而数字调制的(数字)电视信号基于它们自身的符号速率。另外，当异步时钟存在时，当前的A/D技术产生不利于A/D性能的数字串扰。
我们已知使用采用空闲频率操作的数字插值法的单独的数字解调器。另外，模拟信号的第二信道处理利用异步取样频率来实现。然而，在后面的情况中，主信道被锁定在输入的模拟电视信号的一个参数，如水平同步脉冲或色同步信号。
本发明是一种单独的系统IC，通过使用未锁定在输入信号的一个参数的公用频率源，该系统IC执行多个模拟和/或数字信号的同步数字化及处理。所有输入信号的高性能取样和处理因而得以实现。
本发明为使用未锁定于任一系统的单个基准频率(基准时钟)的两个信道规定了标准模拟视频解码。也就是说，该基准时钟不是基于或锁定于任一输入信号的可锁定特性。针对卫星和地面电视信号的两种数字信号处理器被改进，以用于执行基于同一基准频率的处理。本发明提供多个信道的所有A/D和数字信号处理器的同步频率操作，以防止对输入信号的错误取样和处理。
在本发明的一种形式中，一特定频率的单个基准时钟被输入至一个时钟发生器中，该时钟发生器产生在IC上的A/D转换器和解码电路/逻辑所需的所有工作频率(时钟信号)。该基准时钟是独立的，例如未被锁定至输入信号的任何同步特性。
因为只有一个通过其生成其他所有取样和处理频率的基准时钟，因此，A/D将能够以高达10-比特的精度高性能地运行，几乎没有数字噪声。这利用异步取样频率通常是不可能的，这是因为取样模拟输入所需的“静带”已不再存在。然而，利用基于本发明的单个基准时钟(频率)的多个取样频率，这些在数字转换间的静带得以保留。
本IC的一个处理卫星(数字)广播电视信号的电路/逻辑部分使用一差补器以合适的符号速率相关频率(例如40MHz)处理输入信号，不过实际取样可以在不同频率(例如54MHz)进行。类似的处理过程被用于地面数字或残留边带(VSB)电视信号，其中两倍于该符号速率是一个合适的频率(例如21.54MHz)，同时，取样频率(时钟信号)高于该特定频率(例如27MHz)。模拟电视信号处理也在每一信道的特定频率(例如18MHz)上完成。尽管模拟电视信号取样未锁定于输入行速率，但水平频率可利用每一信道的子取样精度决定。最后的取样速率转换器具有把亮度频率(例如13.5MHz)与每个色差信号(例如6.75MHz)相加的频率(例如27MHz)。这就提供了数据输出的非抖动行。此外，本IC的色度解调器使用了锁定于每一输入信号的输入色同步信号的数字离散时间振荡器(DTO)。因此，尽管在电路/逻辑的不同处理部分中异步时钟是固有的，但使用同步时钟可完成所有的数字处理，例如利用四种电视信号系统。
本发明也实现在双重NTSC信号处理部分的大部分数字电路中的双重使用。数字彩色解码器(DCD)执行用于解码NTSC视频的所有必要信号处理功能，包括分离亮度和色度的梳状滤波；用于产生色差信号的色度解调；使信号分离、取样速率转换(SRC)同步于(sync)标准接口频率；以及垂直消隐时间(VBI)数据限幅。VBI通常包括闭合字幕、“V-芯片”父母控制/受欢迎程度信息、节目指南、图文电视数据等。主信道视频和次信道视频都包括所有这些功能，其中该次信道视频通常用于画中画(PIP)。
依照本发明的另一个方面，DCD把仅复制两个信道所需的实际数据存储分量的两个信道组合在一起，并且通过以两倍于所需取样/时钟频率运行并在每个时钟周期切换信道而对大部分处理使用同样的电路。因此，举例来说，在36MHz，在每隔一个时钟周期处理每个18MHz的信道。
在另一个形式中，本发明包括模拟信号处理部分和时钟发生器。模拟信号处理部分可被用于处理具有同步分量的模拟信号，如水平同步脉冲等。时钟发生器可被用于根据模拟信号处理部分使用的外部基准信号产生内部时钟信号，其中该外部基准信号独立于模拟信号的同步分量。
在另一形式中，本发明包括模拟信号处理部分、数字信号处理部分、与模拟信号处理部分相关的第一A/D转换器、与数字信号处理部分相关的第二A/D转换器。该集成电路还包括一时钟发生器，它可被操作用于从该单个基准时钟信号分别向第一和第二模-数转换器提供第一和第二时钟信号，其中，第一和第二时钟信号提供第一和第二模-数转换器的同步操作。
在又一个形式中，本发明包括模拟信号处理部分、数字信号处理部分、和时钟发生器。该时钟发生器可被操作用于产生由模数处理部分使用的不同频率的多个时钟信号，其中，该时钟发生器使用给定频率的单个基准时钟信号，该频率独立于输入模拟和/或数字信号的任何同步特性。该模拟和数字信号处理部分同步处理它们各自的模拟和数字信号。
本发明参照附图进行描述，其中

图1是一典型系统的方框图，在此系统中可以使用本IC；图2是在图1所示典型系统中使用的IC的方框图，它结合了本发明的一个实施例；图3是显示了在图2的IC中使用的各种数字频率的图；图4是图2中IC的数字彩色解码器的方框图；图5是图2中IC的梳状滤波器实施方案的方框图。
在这几张图中，相应的标号表示相应的部分。
参照图1，其中描述了适于使用根据本发明的IC的系统10的方框图。系统10包括用于信号和/或数据及信息处理的多个集成电路，其中，至少一个IC需要多个时钟、时钟频率、或时钟/定时信号以便于起到适当的作用。此类IC可以被称为多时钟IC。应该认识到，系统10是利用本发明的多时钟IC的一个典型环境/应用。依照在此公布的原理，系统10的多时钟IC可以采用本专业技术人员所知的许多种形式并且/或者执行很多功能。
在系统10中，多时钟IC对来自不同信号源的各种电视信号格式执行电视信号处理。简而言之，结合本发明的多时钟电视信号处理器IC可适用于/被操作用于处理数字卫星电视信号、地面(包括电缆分发)数字电视信号、和地面(包括电缆分发)模拟电视信号。在各种编码方案和/或调制方案中可以提供这些模拟和数字信号。
系统10包括电视信号处理设备12，此设备可以是电视设备、机顶盒等(统称“电视设备”)。电视信号处理设备12包括解码所接收的电视信号的处理电路/逻辑16。处理电路/逻辑16可被操作用于解码和处理来自直播卫星(DBS)系统20的使用例如QPSK(正交相移键控)调制/解码格式调制的数字调制的模拟音频和视频电视信号或传输(“数字电视信号”)。处理电路/逻辑16也可被操作用于解码和处理来自地面数字电视(DTV)天线26的数字电视信号。此类电视信号可使用VSB(残留边带)调制/解码格式进行数字调制。
处理电路/逻辑16还可被用于处理经过信号路径或线路32由地面模拟天线30接收的模拟音频和视频电视信号(“模拟电视信号”)，以及来自CATV(有线电视)系统34的模拟电视信号。模拟电视信号的调制/编码格式通常是NTSC，但也可以使用其它格式。模拟电视信号的处理通常包括通过适当的电路、软件、和/或其他元件数字化输入信号。也可以解码和处理来自CATV系统34的数字电视信号。应当理解，电视设备12适于接收和处理来自不同于所示信号源的模拟和/或数字电视信号。
电视信号处理设备12通常还包括存储器18，存储器18包括用于控制电视信号处理设备12的操作的存储的程序指令(例如软件)。提供电路/逻辑24是为了电视信号处理设备12的其他功能，该功能不是理解或实施本发明所必需的，并且不会对其进行详细描述。
系统10也包括耦合至处理电路/逻辑16的显示器14，并且适于显示电视信号的视频部分(及其任何OSD)。在机项盒等情况中，显示器14与所附的电视机的显示器相关。输出38也可以从处理设备12把音频和/或视频提供给另一设备(包括录像机等)。
电视信号处理设备12可以是模拟/数字电视，该设备包括但不限于由Indianapolis，Indiana的Thomson Consumer Electronics，Inc.制造的DTV-320 HDTV(高清晰度电视)、诸如高清晰度数字电视(HDTV)的数字电视、可以利用模拟/数字电视信号的机顶盒、电视信号存储设备，或能够处理各种形式的电视信号的其它任意设备。
依照本发明的一个方面，系统10中的多个IC的至少一个IC是多时钟IC。在处理电视设备12的电路/逻辑16中利用的多时钟IC被称为通用链路IC，并在图2中示出。通用链路IC40是混合信号设计的集成电路，即，它具有模拟和数字电视信号处理电路，并且把几个电视信号处理功能合并或集成至一个IC中。
参照图2，其中显示了在电视设备12中使用的通用链路IC40的方框图。通过使用一给定频率的外部产生的单个基准时钟信号，不同频率的多时钟信号可由通用链路IC40产生。通用链路IC40包括接收外部产生的基准时钟信号的I/O针48。在本实施例中，通用链路IC40使用外部提供的27MHz基准时钟信号。其他外部基准时钟信号频率可以按照在此提出的原理使用。
显然，外部基准时钟信号不基于或锁定于任何可锁定的特性，如输入电视信号(模拟或数字)的同步脉冲或色同步信号。相反，外部基准时钟信号被选择用于提供容易的乘法和除法运算，以用于产生适当频率的时钟信号，从而适应通用链路IC40的电路/逻辑的不同部分或块的时钟信号频率要求。
在通用链路IC40中，外部基准时钟信号被提供给锁相环(PLL)合成器50，该合成器在输出/线路52上产生给定频率的输出时钟信号。在此，PLL输出时钟信号被选择为108MHz，并且可以被认为是内部基准时钟信号。所有剩余的所需时钟信号通过该内部基准时钟信号产生。
108MHz的内部基准时钟信号被提供至时钟发生器54，时钟发生器54包括合适的电路/逻辑以产生多时钟频率。由时钟发生器54产生的实际时钟信号数根据特定IC的时钟信号要求而定。在通用链路IC40中，时钟发生器54产生四个(4)不同频率的时钟信号和一个(1)与内部基准时钟信号的频率相同的时钟信号。之后，每一个生成的时钟信号被路由至该电路/逻辑的适当部分或块。
根据本发明，由PLL时钟合成器50产生的内部IC基准时钟频率是外部基准时钟频率的倍数。具体来说，内部IC基准时钟频率最好为外部基准时钟频率优选的整数倍。同样选择内部IC基准时钟频率，以使其可被分为多个IC时钟信号或频率，它们可由该电路/逻辑的不同部分或块使用。
在当前情况中，内部基准时钟信号频率是108MHz，它四倍于(4)27MHz的外部基准时钟频率。之后，时钟发生器54产生54MHz时钟信号，它是108MHz内部IC时钟信号的一半(1/2)，36MHz的时钟信号是108MHz内部IC时钟信号的三分之一(1/3)，27MHz的时钟信号是108MHz内部IC时钟信号的四分之一(1/4)，18MHz的时钟信号是108MHz内部IC时钟信号的六分之一(1/6)。因此，时钟发生器54产生4个子时钟，这些子时钟是没有相移的主内部时钟的分谐波。
决定内部时钟信号频率的另一个因素是通用链路IC40的电路/逻辑的各部分或块的取样率或定时速率。如上所述，通用链路IC40包括3个主要部分。这3个主要部分是“卫星链路”部分42，可操作此部分接收和解调/解码卫星传输的电视信号；“VSB(残留边带)链路”部分44，可被操作以接收和解调/解码地面传输的通用数字和/或数字高分辨率(HDTV)信号；和“DCD”(数字彩色解码)部分46，它是电路/逻辑的一个块，可被操作用于提供交换、色度解调和NTSC(模拟)信号的其他信号处理。通用链路IC40提供几个独立的解码/解调系统，包括用于主模拟电视信号的第一系统、用于辅助模拟电视信号的第二系统(如PIP或画中画和/或POP或画上画)、用于数字卫星电视信号的第三系统，以及用于数字地面电视信号的第四系统。部分42、44和46独立且并行操作。由于各种信号的性质不同，因此，电路/逻辑的部分或块的各部分电路/逻辑需要不同的定时或取样频率。
卫星链路部分42接受I，Q输入至合适的“x-比特”A/D转换器。尤其是，提供I和Q输入至使用54MHz时钟信号定时或取样的双6-比特A/D转换器56。解调块58和前向纠错(FEC)块60还处理卫星广播数字电视信号。尤其是，解调块58和FEC块60使用一插补器以在卫星广播数字电视信号的一个适当符号速率相关频率上处理卫星广播(数字)信号。在当前情况中，适当的符号率是40MHz。然而，尽管仅需40MHz的时钟或取样信号，但双6-比特A/D转换器56利用54MHz IC时钟信号定时或取样(过取样)输入电视信号。54MHz时钟提供的时钟或取样频率比所需的时钟或取样频率提高35％。
与卫星链路部分42类似，VSB部分44通过适当的“x-比特”A/D转换器接收VSB数字广播电视信号。VSB部分44通过以27MHz时钟信号定时的10-比特A/D转换器62接收VSB信号。解调块64、均衡器块66、相位追踪块68、和前向纠错(FEC)块70还处理地面广播数字电视信号。尤其是，解调块64，均衡器块66、相位追踪块68、和FEC块70以两倍于VSB(即，地面)广播数字电视信号的符号速率相关频率处理VSB信号。在当前情况下，合适的符号速率频率是10.77MHz，所以，两倍于该适当符号速率频率是21.54MHz。然而，即使仅需要21.54MHz时钟或取样信号，10-比特A/D转换器62还是利用了27MHz的IC时钟信号来定时或取样(过取样)输入电视信号。27MHz的时钟提供的时钟或取样频率比所需的取样频率提高大约25％。
在DCD部分46中，使用模拟电视信号的每一信道的18MHz时钟信号完成模拟取样。尽管这些取样未锁定于输入电视信号的特性，但该水平频率是利用每个信道的子取样频率来确定的。DCD部分46可被操作用于在DCD模拟电路部分72接收两个模拟电视信号(例如一个用于主信道，另一个用于PIP或POP)。其四个(4)CV/Y信号被输入至适于把信号传送至两个10-比特A/D转换器76和78的开关74。其两组独立的C、U，和V INS被输入至适于把信号传送至两个10-比特A/D转换器82和84的开关80。这四个10-比特A/D转换器76、78、82和84的输出被输入至双信道NTSC数字彩色解码器86。在27MHz(依次为亮度的13.5MHz和每一色差信号的6.75MHz)实现最终取样率转换。这提供了数据输出的非抖动线路。此外，色度解调器使用锁定于每一输入信号的输入色同步信号的数字离散时间振荡器(DTO)。
尽管异步特征在这四个信号系统中是固有的，但所有的A/D处理和数字信号处理均可使用同步时钟完成。另外，时钟发生器54产生的每一IC时钟信号频率等于或高于电路/逻辑的适当部分的合适操作所需的时钟/取样信号频率。这种过取样可在随后的特定信号的处理中实现。色度解调部分102和104、以及SRC和同步处理器110和112可以补偿A/D和信号处理器部分的同步操作产生的不良效果。消除这种效果的技术是本技术领域的专业技术人员所熟知的，所以不在此进行详细讨论。
因为只有一个通过其产生其他所有取样和处理频率的基准时钟信号，因此A/D将能够以高性能(例如高达10-比特的精度)运行并且几乎没有数字噪声。因为取样模拟信号所需的“静带”不再存在，所以不可能利用异步取样频率。然而，利用基于同一时钟的多个取样频率，数字转换之间的静带得以保存。(见图3)。
本发明的另一个方面是处理NTSC电视信号的数字电路部分的双重用途。在这点上，参照图4，其中描述了DCD块86的方框图。DCD块86执行两个NTSC(模拟)电视信号所有必需的信号处理功能。DCD块86包括两个梳状滤波器90和92，用以分离来自两个分别输入模拟电视信号亮度和色度开关94和96的两个输入模拟电视信号的亮度和色度。相应的亮度和色度开关94和96均定时于36MHz(两倍于单信道的18MHz的所需频率)，这样，每一信道的色度和亮度分量在每一时钟上交换。因此，在36MHz，在每隔一个时钟周期处理每个18MHz的信道。
色度分量被输入相应的ACC和色度解调块102和109。UV分量同时被转发至分用器98和100以获得相应的独立的U和V分量。在相应的UV开关106和108，相应的分用器98和100的U和V输出与色度解调模块102和104(色差信号)U和V的输出结合在一起，它再次被定时在36MHz(两倍于单独信道的18MHz的所需频率)，这样，每一信道的色度和亮度分量在每一时钟周期被转换。因此，在36MHz，在每隔一个时钟周期处理每个18MHz的信道。
亮度和UV分量被转发至相应的取样率转换器和同步(sync)信号分离块110及112以产生具有标准接口频率的信号。此外，垂直消隐时间(VBI)数据限幅由数据限幅器114和116实现，在其中可获得闭合字幕、“v-芯片”父母控制信息、图文电视数据、节目指南信息等。相应的取样率转换器和同步处理器110和112以及相应数据限幅器114和116的输出被输入至视频处理器118，以提供主信道视频和第二(辅助)信道视频。第二信道视频通常用于PIP或POP。正如之前提到的，在色度解调部分102和104，以及SRC和同步处理器110和112中补偿因为使用单个基准时钟产生的不良结果。
参照图5，在其中显示了具有根据本发明一个方面的DCD块86的大部分逻辑电路的双重用途的梳状滤波器实施方案的统称为130的方框图。18MHz的定时或取样频率的第一合成视频被输入至保存一行视频的数据存储设备134和梳状滤波器132。与此同时，18MHz的定时或取样频率的第二合成视频被输入至保存一行视频的数据存储设备136和梳状滤波器132。数据存储设备134和136均以18MHz的取样率定时。梳状滤波器132以两倍于18MHz或以36MHz定时。以此方式，梳状滤波器132可以交替处理数据存储设备134和136的输出。
因此，DCD块86把仅复制实际数据存储分量的两个信道结合在一起，以取代两个完全不同的电路。通过以两倍于所需频率运行并在每个时钟转换信道，DCD块86还对大部分处理使用同一电路。
尽管本发明已被描述为具有优选的设计和/或结构，但本发明在本公开的精神和范围内可以进一步改进。因此，本申请并不背离在本发明涉及和所附权利要求范围内的相关技术的已知或通常实施的本发明的公开。尤其是，本发明可适用于其他电路，在其中具有操作不同频率需求的系统的先决条件，并希望在同一硅空间内操作系统/电路，除数字电路/逻辑外，尤其是那些具有A/D和其他模拟电路的电路。
权利要求
1.一种集成电路包括用于接收具有同步特性的模拟信号的信号输入；用于接收外部基准时钟信号的时钟输入；与该时钟输入耦合的时钟发生器，用于根据该外部时钟信号产生多个内部时钟信号；与信号输入和时钟发生器耦合的信号处理部分，用于依照合适的信号标准处理模拟信号，该信号处理部分具有由多个内部时钟信号中的一些相应的信号定时的电路/逻辑，其特征在于该外部基准时钟独立于模拟信号的同步特性，由此，该电路/逻辑由多个内部时钟信号中的一些相应的信号定时，这些内部时钟信号与输入模拟信号的同步特性无关。
2.如权利要求1的集成电路，其特征在于该信号处理部分包括多个模数(A/D)转换器和解码电路/逻辑，其中A/D转换器和解码电路/逻辑均由多个内部时钟信号中的一些相应信号定时。
3.权利要求1的集成电路，其特征在于该信号处理部分适于处理两个独立的模拟信号，这两个独立的模拟信号中的每一个都具有各自的同步特性，并且该外部基准时钟信号与该同步特性无关。
4.如权利要求3的集成电路，其特征在于该模拟信号处理部分使用一个单个处理信道处理两个独立的模拟信号，该单个处理信道由一内部时钟信号定时，该内部时钟信号具有至少两倍于处理模拟信号中的单独一个信号所需的定时速率的时钟速率。
5.如权利要求4的集成电路，其特征在于该模拟信号是电视信号。
6.如权利要求5的集成电路，其特征在于该同步特性包括水平同步脉冲和色同步信号之一。
7.如权利要求1的集成电路，其特征在于该信号处理部分可被进一步用于处理具有一同步特性的数字输入信号，并且该外部基准时钟信号与数字输入信号的同步特性无关。
8.如权利要求7的集成电路，其特征在于数字输入信号的同步特性是符号速率。
9.一种电视设备，包括用于接收输入信号的信号输入，该输入信号具有一个同步特性；产生基准时钟信号的时钟信号发生器；与信号输入和时钟信号发生器耦合的信号处理器，具有按照合适的时钟标准处理输入信号并提供适于在显示设备上显示的输出信号的电路/逻辑，该信号处理器根据该基准时钟信号产生多个内部时钟信号；以及与信号处理器耦合的信号输出，用于接收并耦合输出信号至显示设备，其特征在于该基准时钟信号与输入信号的同步特性无关，并且信号处理器的电路/逻辑由多个内部时钟信号中的一些相应信号定时，这些内部时钟信号与输入信号的同步特性无关。
10.如权利要求9的电视设备，其特征在于该信号处理部分包括多个模数(A/D)转换器和解码电路/逻辑，其中A/D转换器和解码电路/逻辑均由多个内部时钟信号中的一些相应信号定时。
11.如权利要求10的电视设备，其特征在于该信号处理部分适于处理两个独立的模拟信号，这两个独立的模拟信号中的每一个都具有各自的同步特性，并且该基准时钟信号与该同步特性无关。
12.如权利要求11的电视设备，其特征在于该模拟信号处理部分使用一个单个处理信道处理两个独立的模拟信号，该单个处理信道由一内部时钟信号定时，该内部时钟信号具有至少两倍于处理模拟信号中的单独一个信号所需的定时速率的时钟速率。
13.如权利要求12的电视设备，其特征在于同步特性包括水平同步脉冲和色同步信号之一。
14.如权利要求9的电视设备，其特征在于该信号处理部分还可被操作用于处理具有一同步特性的数字输入信号，该外部基准时钟信号与该数字输入信号的同步特性无关，并且该同步特性是符号速率。
15.一种用于处理具有同步分量的输入信号的方法，该方法包括以下步骤接收具有同步分量的输入信号；产生基准时钟信号；根据该基准时钟信号产生多个内部时钟信号；使用模数(A/D)转换器把模拟输入信号转换成数字信号，该模数转换器使用多个内部时钟信号之一定时；通过使用解码电路/逻辑，根据适合的电视信号标准解码转换的电视信号，以提供适于显示的输出信号，该解码电路/逻辑由多个内部时钟信号中的至少一个信号定时，其特征在于该基准时钟信号独立于该同步分量而产生，其中A/D转换器和解码电路/逻辑由多个内部时钟信号中的一些相应信号定时，该内部时钟信号与输入信号的同步特性无关。
16.如权利要求15的方法，其特征在于该接收步骤包括接收两个模拟输入信号，每一个均具有相应的同步特性，该转换步骤包括把两个模拟输入信号转换为相应的数字信号，以及该解码步骤包括解码两个数字信号以便提供两个使用一个处理信道的输出信号，该单个处理信道由具有至少两倍于处理单个模拟信号所需的时钟速率的频率的内部时钟信号定时。
17.如权利要求15的方法，其特征在于该接收步骤还包括接收具有同步特性的数字输入信号，并且该解码步骤还包括使用解码电路/逻辑解码数字输入信号，该解码电路/逻辑由独立于数字输入信号的同步特性的相应的一个内部时钟信号定时。
全文摘要
一种数字和模拟电视信号的数字化及处理设备,该设备使用被用于产生多个子时钟信号的公用基准频率源来执行数字化及处理功能,其中该基准频率源独立于输入信号的任何同步特性。对双信道模拟信号处理而言,公用频率源并不锁定于任一信道/输入信号。数字信号处理基于同一公用基准频率源来完成。优选地,本发明允许用于同步数字化及处理几个模拟和数字电视信号所需的所有模－数转换器和解码电路/逻辑集成到同一个集成电路上,从而消除重复的频率发生电路。
文档编号H04N5/45GK1379958SQ00814265
公开日2002年11月13日 申请日期2000年10月11日 优先权日1999年10月13日
发明者E·S·卡尔斯加尔德, M·F·鲁姆雷希, J·S·斯图尔特 申请人:汤姆森许可公司