专利名称：阻抗匹配电路的制作方法
技术领域：
本发明是有关于一种使电缆的特征阻抗与数据传输用接收器的输入端的输入阻抗达到阻抗匹配的阻抗匹配电路，且特别是有关于一种当电缆的特征阻抗改变时，仍可使电缆的特征阻抗与数据传输用接收器输入端的输入阻抗达到阻抗匹配的可调式阻值的阻抗匹配电路。
图2A～图2D为普通的阻抗匹配电路图。在图2A中，电缆202的特征阻抗为ZΦ，从Rx208的输入端看到的输入阻抗为Zin206，在Rx208的输入端与电压源Vdd之间接上一个固定电阻RΦ204。其中，一般Rx208输入端的输入阻抗Zin206是很大的，而且输入阻抗Zin206的电阻值是远大于固定电阻RΦ204的电阻值，所以输入阻抗Zin206与固定电阻RΦ204并联后的并联电阻值是近似于固定电阻RΦ204的电阻值。当选择固定电阻RΦ204的电阻值与电缆202的特征阻抗ZΦ相同时，则达到阻抗匹配的目的。
在图2B中，电缆212的特征阻抗为ZΦ，从Rx218的输入端看到的输入阻抗为Zin216，在Rx218的输入端与接地端之间接上一个固定电阻RΦ214。其中，一般Rx218输入端的输入阻抗Zin216是很大的，而且输入阻抗Zin216的电阻值是远大于固定电阻RΦ214的电阻值，所以输入阻抗Zin216与固定电阻RΦ214并联后的并联电阻值是近似于固定电阻RΦ214的电阻值。当选择固定电阻RΦ214的电阻值与电缆212的特征阻抗ZΦ相同时，则达到阻抗匹配的目的。
在图2C中，电缆222的特征阻抗为ZΦ，从Rx228的输入端看到的输入阻抗为Zin226，在Rx228的输入端接上PMOS 224的漏极，PMOS 224的源极接至电压源Vdd，PMOS 224的栅极接至反馈控制电路225的控制端，反馈控制电路225的信号端与电压源Vdd之间接上一个精密电阻Rext227。其中，从PMOS的漏极看进去的等效电阻为Reff，而精密电阻Rext227的电阻值为Rext＝α·Reff，α值是由反馈控制电路225来控制。一般Rx228输入端的输入阻抗Zin226是很大的，而且输入阻抗Zin226的电阻值是远大于从PMOS的漏极看进去的等效电阻Reff的电阻值，所以输入阻抗Zin226与等效电阻Reff并联后的并联电阻值是近似于等效电阻Reff的电阻值。当选择等效电阻Reff的电阻值与电缆222的特征阻抗ZΦ相同时，则达到阻抗匹配的目的。
在图2D中，电缆232的特征阻抗为ZΦ，从Rx238的输入端看到的输入阻抗为Zin236，在Rx238的输入端接上NMOS 234的漏极，NMOS 234的源极接地，NMOS 234的栅极接至反馈控制电路235的控制端，反馈控制电路235的信号端与接地端之间接上一个精密电阻Rext237。其中，从NMOS的漏极看进去的等效电阻为Reff，而精密电阻Rext237的电阻值为Rext＝β·Reff，β值是由反馈控制电路235来控制。一般Rx238输入端的输入阻抗Zin236是很大的，而且输入阻抗Zin236的电阻值是远大于从NMOS的漏极看进去的等效电阻Reff的电阻值，所以输入阻抗Zin236与等效电阻Reff并联后的并联电阻值是近似于等效电阻Reff的电阻值。当选择等效电阻Reff的电阻值与电缆232的特征阻抗ZΦ相同时，则达到阻抗匹配的目的。
在图2A～图2D中，当电缆的特征阻抗ZΦ改变时，固定电阻RΦ与精密电阻Rext就必须跟着改变，而且电缆的数目很多时，在图2A与图2B中的固定电阻RΦ会随着电缆的数目而增加，如此将造成阻抗匹配电路成本的增加。
图3为另一种普通的阻抗匹配电路图。在图3中，电阻Rcur302是一个外接或内建的偏压电阻，主要产生电流给晶体管mib 304，而晶体管mdrz 306、晶体管mb7 308、晶体管mdlz 310、电经体mdri 312、晶体管ma7 314、晶体管mdli 316与晶体管mib 304形成电流镜(currentmirror)电路。因前述的晶体管的栅极都连接在一起，故其流过的电流根据晶体管尺寸长宽的比例为电流ibias成倍数比例。
在晶体管muri 318与晶体管mulz 320的栅极电压Vref是一个参考电压，其电压Vref通常比电压源Vdd少ΔV左右的电位。晶体管muli 322、晶体管muri 318、晶体管mulz 320与晶体管murz 324四个晶体管是做电位移(level shift)，主要是使晶体管的栅极电压降低一个临界电压(threshold voltage)左右的电压值，然后在其源极输出电压(即形成一源极追随器(Source Follower))。
晶体管ma1 326、晶体管ma2 328、晶体管ma3 330、晶体管ma4332与晶体管ma5 334形成一个运算放大器，其运算放大器的输出电压为Voa。因电压Vref是经过了电位移后，接点ka2接至晶体管ma2328的栅极，由电压Voa看到的晶体管mna2 336、晶体管mna1 338、电压Vref与接点ka1形成一个负反馈电路(电容mca 340为频率补偿电容，使运算放大器能够稳定)，故接点ka1与接点ka2的电压值相等，而接点ka1的电压值是电压Vext电位移后的电压值，接点ka2的电压值是电压Vref电位移后的电压值，故电压Vext的电压值等于电压Vref的电压值。
晶体管mb1 342、晶体管mb2 344、晶体管mb3 346、晶体管mb4348与晶体管mb5 350形成另一个运算放大器，其运算放大器输出的电压为Vob，因电压Vref是经过了电位移后，接点kb2接到晶体管mb2 344的栅极，由电压Vob看到的晶体管mz0 352、电压Vxx、晶体管murz 324与接点kb1形成一个负反馈电路(电容mcb 354为频率补偿电容，使运算放大器能够稳定)，故接点kb1与接点kb2的电压值相等，而接点kb1的电压值是电压Vxx电位移后的电压值，接点kb2的电压值是电压Vref电位移后的电压值，故电压Vxx的电压值等于电压Vref的电压值。
晶体管mna2 336与晶体管mnb2 356的栅极接在一起，所以流经晶体管mna2 336与晶体管mnb2 356的电流相等，流经电阻Rext 358的电流等于流经晶体管mz0 352的电流，所以电阻Rext 358的阻值相当于晶体管mz0 352等效电阻的阻值。
上述电路的主要精神在于使电压Vext＝电压Vref＝电压Vxx，且流经电阻Rext 358的电流等于流经晶体管mz0 352的电流，这样，晶体管mz0 352等效电阻的阻值就可以视为与电阻Rext 358的阻值相等(当然，要满足上述的两个条件，必须靠二个运算放大器来完成)。
假设晶体管mz0 352的芯片宽度W＝Wp，晶体管mlp1 360的芯片宽度W＝10Wp，晶体管mlp2 362的芯片宽度W＝Wp。晶体管mnb2356的芯片宽度W＝Ws，晶体管mnx 364的芯片宽度W＝11Ws，且晶体管mnb2 356与晶体管mnx 364的栅极相连，故流过晶体管mnx 364的电流为流过晶体管mnb2 356电流的11倍，而流过晶体管mlp1 360的电流是流过晶体管mz0 352电流的10倍，流过晶体管mlp2 362的电流等于流过晶体管mz0 352的电流(因为晶体管mlp1 360，晶体管mlp2 362与晶体管mz0 352的栅极相连)。故端点datab向电压源Vdd看进去的等效阻值约为晶体管mz0 352等效电阻的阻值的1/10，向接地端看到的等效阻值约为无穷大，故端点datab等效的阻值为(1/10)*Rext//无穷大阻抗＝(1/10)*Rext。
上述阻抗匹配电路的缺点为(1).当电缆的特征阻抗改变时，阻抗匹配电路所需要的阻抗匹配阻值亦要改变，则电阻Rext需要更换。(2).此阻抗匹配电路需要两个运算放大器完成负反馈的条件，所以电路变得较复杂。(3).当改变阻抗匹配电路的电压Vref时，并不能改变阻抗匹配电路的阻抗匹配的阻值。
为达到上述与其它目的，本发明提出一种具有可调式阻值的阻抗匹配电路，该阻抗匹配电路是作为一电缆与数据传输的一接收器的阻抗匹配之用，该阻抗匹配电路包括一第一晶体管、一第二晶体管、一电阻与一负反馈控制电路(可为运算放大器、差动放大器、反相放大器等)。上述第一晶体管，具有一电源端、一控制端与一负载端，此第一晶体管的电源端连接至一电压源，负载端连接至该接收器的一输入端。上述第二晶体管具有一电源端、一控制端与一负载端，其中第二晶体管的电源端连接至电压源，第二晶体管的控制端连接至第一晶体管的控制端。上述电阻的一端连接至第二晶体管的负载端，而另一端接地。上述负反馈控制电路的一反相输入端接收一可调式参考电压，另一非反相输入端连接至第二晶体管的负载端，此负反馈控制电路的一输出端连接至第二晶体管的控制端。当电缆的特征阻抗改变时，通过调整参考电压可使阻抗匹配电路等效电阻的阻值与电缆改变后的特征阻抗相等。
上述阻抗匹配电路可进一步包括一多任务器。此多任务器具有一选择端、一信号输出端，多任务器接收至少一个不同大小值的电压信号，并根据由选择端所接收的一选择信号，选择其中的一电压信号后，当成该参考电压输出至负反馈控制电路的反相输入端。
上述阻抗匹配电路更包括参考电压发生器，用以产生电压信号并输出至多任务器。
上述具有可调式阻值的阻抗匹配电路，其中第一晶体管是一PMOS，而第二晶体管是一PMOS。
为达到上述与其它目的，本发明提出另一种具有可调式阻值的阻抗匹配电路，此阻抗匹配电路是作为一电缆与数据传输的一接收器的阻抗匹配之用，此阻抗匹配电路包括一第一晶体管、一第二晶体管、一电阻与一负反馈控制电路(可为运算放大器、差动放大器、反向放大器)。第一晶体管具有一电源端、一控制端与一负载端，此第一晶体管的电源端连接至接收器的一输入端，第一晶体管的负载端接地。电阻的一端连接至电压源。第二晶体管具有一电源端、一控制端与一负载端，第二晶体管的电源端连接至电阻的另一端，第二晶体管的控制端连接至第一晶体管的控制端，第二晶体管的负载端接地。负反馈控制电路的一反相输入端接收一可调式参考电压，负反馈控制电路的一非反相输入端连接至第二晶体管的电源端，负反馈控制电路的一输出端连接至第二晶体管的控制端。当电缆的特征阻抗改变时，通过调整参考电压，可使阻抗匹配电路等效电阻的阻值与改变电缆后的特征阻抗相等。
上述具有可调式阻值的阻抗匹配电路，其中更包括一多任务器。此多任务器具有一选择端、一信号输出端，多任务器接收至少一个不同大小值的电压信号，并根据由选择端所接收的一选择信号，选择其中的一电压信号后，输出当成该参考电压至该负反馈控制电路的反相输入端。
上述具有可调式阻值的阻抗匹配电路，其中更包括一参考电压发生器，用以产生上述电压信号并输出至多任务器。
上述具有可调式阻值的阻抗匹配电路，其中第一晶体管是一NMOS，而第二晶体管是一NMOS。
因此本发明的特征是提供一种具有可调式阻值的阻抗匹配电路，除了利用负反馈控制电路、晶体管与电阻使电缆与接收器的输入端达到阻抗匹配的目的，并且当电缆的特征阻抗改变时，可调式阻值的阻抗匹配电路中的参考电压发生器与多任务器产生不同的参考电压，仍然可使电缆与接收器的输入端达到阻抗匹配的目的。
10传送器12，208，218，228，238，404，504接收器
14，202，212，222，232，402，502电缆204，214固定电阻RΦ206，216，226，236，418，518输入阻抗Zin224，406，408PMOS225，235反馈控制电路227，237精密电阻Rext234，506，508NMOS302电阻Rcur304晶体管mib306晶体管mdrz308晶体管mb7310晶体管mdlz312晶体管mdrz314晶体管ma7316晶体管mdli318晶体管muri320晶体管mulz322晶体管muli324晶体管murz326晶体管ma1328晶体管ma2330晶体管ma3
332晶体管ma4334晶体管ma5336晶体管mna2338晶体管mna1340电容mca342晶体管mb1344晶体管mb2346晶体管mb3348晶体管mb4350晶体管mb5352晶体管mz0354电容mcb356晶体管mnb2358，410，510电阻Rext360晶体管mlp1362晶体管mlp2364晶体管mnx400，500阻抗匹配电路412，512运算放大器414，514多任务器416，516参考电压发生器第一实施例图4为本发明的阻抗匹配电路图。在图4中，具有可调式阻值的阻抗匹配电路400是作为电缆402与数据传输的接收器404的阻抗匹配之用。其中，阻抗匹配电路400的组成组件描述如下PMOS 406的源极连接至电压源Vdd，PMOS 406的漏极连接至接收器404的输入端。PMOS 408的源极连接至电压源Vdd，PMOS 408的栅极连接至PMOS 406的栅极。电阻Rext 410一端连接至PMOS408的漏极，电阻Rext 410的另一端接地。运算放大器412的反相输入端接收一参考电压Vref，运算放大器412的非反相输入端连接至PMOS 408的漏极，运算放大器412的输出端连接至PMOS 408的栅极。多任务器414的选择端接收一选择信号SEL，多任务器414的信号输出端输出参考电压Vref至运算放大器412的反相输入端。以及，参考电压发生器416具有数个电压输出端以输出大小不同的参考电压Vref至多任务器414的信号输入端。
在图4中，运算放大器412的反相输入端参考电压Vree＝α·Vdd，其中0＜α≤1。由PMOS 406、PMOS 408与电阻Rext 410构成一个负反馈系统，根据运算放大器的虚短路(virtual short circuit)理论，可以得到Vref＝α·Vdd＝Vext，电压Vext是PMOS 408的漏极与电阻Rext410之间的电压。假设从PMOS 408的漏极看进去的等效阻抗为Req，可以推得电压Vext=RextRext+Req·Vdd.]]>故可以得到α=RextRext+Req,]]>所以等效阻抗Req=1-αα·Rext.]]>
假设PMOS 406的芯片尺寸为 PMOS 408的芯片尺寸为 而且PMOS 406的芯片尺寸 与PMOS 408的芯片尺寸 的比例是固定为x，所以(Wl)P1=x·(wl)P2.]]>假设从PMOS 406的漏极看进去的等效阻抗为RΦ，由于RΦ=1μP·COX·(Wl)P1·(Vsg1-|VtP|)]]>Req=1μP·COX·(Wl)P2·(Vsg2-|VtP|)]]>Vsg1＝Vsg2⇒RΦ=1xReq]]>⇒RΦ=1x·1-ααRext]]>其中，μP是载子移动率(carrier mobility)，COX是栅极单位面积的电容量，vsg1与Vsg2是源极与栅极间的电压降，|VtP|是临界电压(thresholdvoltage)。
因此，当接收器404的输入端看到的输入电阻为Zin418非常大时，阻抗匹配电路400所形成得等效阻抗RΦ与接收器404的输入阻抗Zin418并联后的阻值近似于阻抗匹配电路400的等效阻抗RΦ的阻值，并使其等效阻抗RΦ的阻值与电缆402的特征阻抗ZΦ的阻值相等，而达到阻抗匹配的目的。
若电缆402的特征阻抗ZΦ的阻值改变时，则阻抗匹配电路400中的多任务器414输出不同的参考电压Vref至运算放大器412的反相输入端，当调整运算放大器412的反相输入端的参考电压Vref，即调整α值，当调整α值，即调整阻抗Req的值，当调整阻抗Req的值，即调整等效阻抗RΦ的值，使得阻抗匹配电路400改变等效阻抗RΦ的阻值与电缆402改变后的特征阻抗ZΦ的阻值相等。因此，当电缆402的特征阻抗ZΦ的阻值改变时，由多任务器414选择参考电压发生器416适当的参考电压Vref，以改变阻抗匹配电路400的等效阻抗RΦ的阻值，使其等效阻抗RΦ的阻值与电缆402的特征阻抗ZΦ的阻值相等，而达到阻抗匹配的目的。
第二实施例图5为本发明的另一种阻抗匹配电路图。在图5中，具有可调式阻值的阻抗匹配电路500是作为电缆502与数据传输的接收器504的阻抗匹配之用。其中，阻抗匹配电路500的组成组件描述如下NMOS 506的源极接地，NMOS 506的漏极连接至接收器504的输入端。NMOS 508的源极接地，NMOS 508的栅极连接至NMOS 506的栅极。电阻Rext 510一端连接至NMOS 508的漏极，电阻Rext 510的另一端连接至电压源Vdd。运算放大器512的反相输入端接收一参考电压Vref，运算放大器512的非反相输入端连接至NMOS 508的漏极，运算放大器512的输出端连接至NMOS 508的栅极。多任务器514的选择端接收一选择信号SEL，多任务器514的信号输出端输出参考电压Vref至运算放大器512的反相输入端。以及，参考电压发生器516具有数个电压输出端以输出大小不同的参考电压Vref至多任务器514的信号输入端。
在图5中，运算放大器512的反相输入端参考电压Vref＝β·Vdd，其中0＜β≤1。由NMOS 506、NMOS 508与电阻Rext 510构成一个负反馈系统，根据运算放大器的虚短路理论，可以得到Vref＝β·Vdd＝Vext，电压Vext是NMOS 508的漏极与电阻Rext 510之间的电压。假设从NMOS 508的漏极看进去的等效阻抗为Req，可以推得电压Vext=RextRext+Req·Vdd.]]>故可以得到β=RextRext+Req,]]>所以等效阻抗Req=1-ββ·Rext.]]>假设NMOS 506的芯片尺寸为 NMOS 508的芯片尺寸为 而且NMOS 506的芯片尺寸 与PMOS 408的芯片尺寸 的比例是固定为y，所以(Wl)n1=y·(wl)n2.]]>假设从NMOS 506的漏极看进去的等效阻抗为RΦ，由于RΦ=1μn·COX·(Wl)n1·(Vgs1-|Vtn|)]]>Req=1μn·COX·(Wl)n2·(Vgs2-|Vtn|)]]>Vgs1＝Vgs2⇒RΦ=1yReq]]>⇒RΦ=1y·1-ββRext]]>其中，μn是载子移动率，Vgs1与Vgs2是源极与栅极间的电压降，|Vm|是临界电压。
因此，当接收器504的输入端看到的输入电阻为Zin518非常大时，阻抗匹配电路500所形成得等效阻抗RΦ与接收器504的输入阻抗Zin518并联后的阻值近似于阻抗匹配电路500的等效阻抗RΦ的阻值，并使其等效阻抗RΦ的阻值与电缆502的特征阻抗ZΦ的阻值相等，而达到阻抗匹配的目的。
若电缆502的特征阻抗ZΦ的阻值改变时，则阻抗匹配电路500中的多任务器514输出不同的参考电压Vref至运算放大器512的反相输入端，当调整运算放大器512的反相输入端的参考电压Vref，即调整β值，当调整β值，即调整阻抗Req的值，当调整阻抗Req的值，即调整等效阻抗RΦ的值，使得阻抗匹配电路500改变等效阻抗RΦ的阻值与电缆502改变后的特征阻抗ZΦ的阻值相等。因此，当电缆502的特征阻抗ZΦ的阻值改变时，由多任务器514选择参考电压发生器516适当的参考电压Vref，以改变阻抗匹配电路500的等效阻抗RΦ的阻值，使其等效阻抗RΦ的阻值与电缆502的特征阻抗ZΦ的阻值相等，而达到阻抗匹配的目的。
因此，本发明是提供一种具有可调式阻值的阻抗匹配电路，除了利用运算放大器、晶体管与电阻使电缆与接收器的输入端达到阻抗匹配的目的，并且当电缆的特征阻抗改变时，可调式阻值的阻抗匹配电路中的参考电压发生器与多任务器产生不同的参考电压，仍然可使电缆与接收器的输入端达到阻抗匹配的目的。
权利要求
1.一种阻抗匹配电路，该阻抗匹配电路用于一电缆与一接收器之间的阻抗匹配，其特征是，该阻抗匹配电路包括一第一晶体管，该第一晶体管具有一电源端、一控制端与一负载端，该第一晶体管的电源端连接至一电压源，该第一晶体管的负载端连接至该接收器的一输入端；一第二晶体管，该第二晶体管具有一电源端、一控制端与一负载端，该第二晶体管的电源端连接至该电压源，该第二晶体管的控制端连接至该第一晶体管的控制端；一电阻，该电阻的一端连接至该第二晶体管的负载端，该电阻的另一端接地；以及一负反馈控制电路，该负反馈控制电路的一反相输入端接收一可调式参考电压，该负反馈控制电路的一非反相输入端连接至该第二晶体管的该负载端，该负反馈控制电路的一输出端连接至该第二晶体管的该控制端；其中，通过调整该参考电压，可使该阻抗匹配电路的等效电阻的阻值与该电缆的特征阻抗相等。
2.如权利要求1所述的阻抗匹配电路，其特征是，该第一晶体管是一PMOS。
3.如权利要求1所述的阻抗匹配电路，其特征是，该第二晶体管是一PMOS。
4.如权利要求1所述的阻抗匹配电路，其特征是，该电路更包括一多任务器，该多任务器具有一选择端、一信号输出端，该多任务器接收至少一个不同大小值的电压信号，并根据由该选择端所接收的一选择信号，选择该些电压信号其中之一后，输出该参考电压至该负反馈控制电路的反相输入端。
5.如权利要求4所述的阻抗匹配电路，其特征是，更包括一参考电压发生器，用以产生该些电压信号并输出至该多任务器。
6.如权利要求1所述的阻抗匹配电路，其特征是，该负反馈控制电路为一运算放大器。
7.一种阻抗匹配电路，该阻抗匹配电路用于一电缆与一接收器之间的阻抗匹配，其特征是，该阻抗匹配电路包括一第一晶体管，该第一晶体管具有一电源端、一控制端与一负载端，该第一晶体管的电源端连接至该接收器的一输入端，该第一晶体管的负载端接地；一电阻，该电阻的一端连接至一电压源；一第二晶体管，该第二晶体管具有一电源端、一控制端与一负载端，该第二晶体管的电源端连接至该电阻的另一端，该第二晶体管的控制端连接至该第一晶体管的控制端，该第二晶体管的负载端接地；以及一负反馈控制电路，该负反馈控制电路的一反相输入端接收一可调式参考电压，该负反馈控制电路的一非反相输入端连接至该第二晶体管的电源端，该负反馈控制电路的一输出端连接至该第二晶体管的控制端；其中，通过调整该参考电压，可使该阻抗匹配电路的等效电阻的阻值与该电缆的特征阻抗相等。
8.如权利要求7所述的阻抗匹配电路，其特征是，该第一晶体管是一NMOS。
9.如权利要求7所述的阻抗匹配电路，其特征是，该第二晶体管是一NMOS。
10.如权利要求7所述的阻抗匹配电路，其特征是，更包括一多任务器，该多任务器具有一选择端、一信号输出端，该多任务器接收至少一个不同大小值的电压信号，并根据由该选择端所接收的一选择信号，选择该些电压信号其中之一后，输出该参考电压至该负反馈控制电路的反相输入端。
11.如权利要求7所述的阻抗匹配电路，其特征是，更包括一参考电压发生器，用以产生该些电压信号并输出至该多任务器。
12.如权利要求7所述的阻抗匹配电路，其特征是，该负反馈控制电路为一运算放大器。
全文摘要
一种阻抗匹配电路，作为电缆与接收器之间的阻抗匹配，此阻抗匹配电路包括一个第一晶体管、一个第二晶体管、一个电阻、一个负反馈控制电路、一个多任务器及一个参考电压发生器。利用运算放大器、晶体管与电阻使电缆与接收器的输入端达到阻抗匹配的目的，并且当电缆的特征阻抗改变时，可调式阻值的阻抗匹配电路中的参考电压发生器与多任务器产生不同的参考电压，仍然可使电缆与接收器的输入端达到阻抗匹配的目的。
文档编号H04B1/18GK1417945SQ0113446
公开日2003年5月14日 申请日期2001年11月5日 优先权日2001年11月5日
发明者李朝政, 张宏德 申请人:瑞昱半导体股份有限公司