专利名称：数字av信号处理装置的制作方法
1.发明领域本发明涉及一种数字AV信号处理装置。特别是，本发明涉及能对存储在缓冲器内的数字数据之数字-模拟(以下称为D/A)转换速率进行控制的一种数字AV信号处理装置。
2.背景技术的说明近年来，随着计算机网络的广泛流行，表示数字音频和视频(以下称为AV)内容的AV信号被通过计算机网络日益广泛地传播，并且在信号(通过D/A转换)被再现的同时，由接收装置接收数字A/V信号。AV内容的这种形式的听众变得越来越普及。
在计算机网络中，数据传输速率有可能是变动的，这会在所传送的数据中引起短周期的波动(例如是抖动)。此外，在发送装置(例如一个服务器和一个个人计算机)和接收装置(例如一个数字AV信号处理装置)之间的时钟彼此不同步，使得在发送装置和接收装置之间的时钟就存在差异。
当发送将要由计算机处理的一般数据时，这种抖动或时钟差异不会引起问题。但是，当传送数字AV信号时，抖动或时钟差异却会引发问题。抖动或时钟差异使得在音频或视频信号中产生令人不快的中断(例如声音跳跃)。
因此，需要对存储在缓冲器内的数字数据的D/A转换速率进行控制，以便消除音频或视频信号内的令人不快的中断。为此，开发了对缓冲器内所存储的数字数据的D/A转换速率进行控制的技术。
图12是一张图，它显示了传统的数字AV信号处理装置300的结构。数字AV信号处理装置300包括一个缓冲器31、一个D/A转换器32、一个压控振荡器(以下称为“VCO”)33以及一个压控振荡器的控制器(以下称为“VCO控制器”)34。
缓冲器31将通过传送系统(例如一个计算机网络)而输入的一个数字数据存储在数字AV信号处理装置300内，并输出该数字数据，作为输出数字数据。D/A转换器32将该输出数字数据转换为模拟数据。D/A转换器32的转换速率是由VCO 33所产生的一个时钟信号确定的。
当D/A转换器32的转换速率大于输入到缓冲器31内的数字数据的输入速率时，缓冲器的数据量降低。当D/A转换器32的转换速率小于输入到缓冲器31内的数字数据的输入速率时，缓冲器的数据量增大。
VCO控制器34检测缓冲器31的数据量，并以这样一种方式控制由VCO33所产生的时钟信号的频率，以使得D/A转换器32的转换速率为一个适当值。
VCO33接收由VCO控制器34输出的输出数据DA3。从VCO控制器34输出的输出数据DA3的值越大，则受VCO33控制的时钟信号的频率就越高。从加法器36输出的输出数据DA3的值越小，则受VCO33控制的时钟信号的频率就越低。
VCO控制器34包括一个比较器35、一个加法器36、一个基准数据量存储器37以及一个基准电压存储器38。
基准数据量存储器37存储与缓冲器31的总容量的一半相应的数据量BHLF。基准电压存储器38输出一个输出数据DA2，该数据用于产生一个基准时钟频率。加法器36将输出数据DA1的值与输出数据DA2的值相加，以输出一个输出数据DA3。
图13图示了比较器35的工作特性。水平轴表示缓冲器31内的数据量BDAT，而垂直轴表示从比较器35输出的输出数据DA1。BMAX表示与缓冲器31的总容量相应的数据量，而BHLF表示与缓冲器31的总容量的一半相应的数据量。
随着数据量BDAT的提高，从比较器35输出的输出数据DA1的值增大。随着输出数据DA1的值的增加，输出数据DA3的值增大。在这种情况下，由VCO33所产生的时钟信号的频率提高，从而抑制了数据量BDAT的增加。相反，随着数据量BDAT的降低，从比较器35输出的输出数据DA1的值减小。随着输出数据DA1的值的减小，输出数据DA3的值也减小。在这种情况下，由VCO33所产生的时钟信号的频率降低，从而抑制了数据量BDAT的降低。
利用上述操作，使得存储在缓冲器内的数字数据的D/A转换速率得到控制。
图14图示了输入到数字AV信号处理装置300内的数字数据的输入速率随时间的变化。水平轴表示时间。垂直轴表示数字数据的输入速率。在时间段t1到t2、t4到t5，以及t7到t8期间，出现了输入速率内的短周期的波动(抖动)。在时间段t3到t6，由于服务器或个人计算机的不稳定的时钟频率，而产生了一个长周期的波动。
图15图示了当数字数据被以图14所示的输入速率输入到数字AV信号处理装置300内时，缓冲器31的数据量。水平轴表示时间，而垂直轴表示缓冲器31内的数据量BDAT。时间t1，t2，t3，t4，t5，t6，t7以及t8与图14中的时间t1，t2，t3，t4，t5，t6，t7以及t8相对应。
图16图示了当数字数据被以图14所示的输入速率输入到数字AV信号处理装置300内时，由VCO33所产生的再现时钟信号的频率。水平轴表示时间，而垂直轴表示由VCO33所产生的再现时钟信号的频率。时间t1，t2，t3，t4，t5，t6，t7以及t8分别与图14中的时间t1，t2，t3，t4，t5，t6，t7以及t8相对应。
如图14中所示的输入数据中的短周期(请参见图14中t1到t2、t4到t5，以及t7到t8的时间)的波动，不会对再现时钟信号的频率产生太多影响。换言之，图16中所示的再现时钟信号频率中的波动(间距波动(pitch fluctuaton))得到抑制(参见图6中的时间t1到t2，t4到t5，以及t7到t8)，由此，提高了再现声音的质量。
但是，在传统的AV信号处理装置300中，却是依据存储在缓冲器31内的数字数据的数据量与一个预定值(例如是BHLF，即缓冲器31的容量的一半)的偏差，来控制时钟信号的频率，由此，即便是在缓冲器31内存储的数字数据的数据量BDAT偏离了预定值但还保持恒定的情况下(图15中的时间t3到t6)，时钟信号的频率依然保持恒定(图16中的时间t3到t6)。因此，当数字数据的输入速率具有长周期波动时，存储在缓冲器31内的数字数据的数据量可能一直偏离预定值。在这种情况下，在缓冲器内，很有可能发生上溢或下溢。
3.发明概述依据本发明的一个方面，一种数字AV信号处理装置包括一个缓冲器，用于存储输入到数字AV信号处理装置内的数字数据，并输出该数字数据，作为输出数字数据；一个D/A转换器，用于将所述输出数字数据转换为模拟数据；一个压控振荡器，用于产生一个时钟信号，以便控制D/A转换器的转换速率；一个压控振荡器的控制器，用于检测存储在缓冲器内的数字数据的数据量，并依据所检测出的数据量与第一预定值的偏差以及该偏差值的时间积分，控制时钟信号的频率。
在本发明的一个实施例中，压控振荡器的控制器可以以这样一种方式来控制时钟信号的频率，即时钟信号的频率变化量与缓冲器数据量的偏差变化量之比值被设定为偏差超过预定范围时的比值大于偏差低于该预定范围时的比值。
在本发明的一个实施例中，缓冲器可以是一个环形缓冲器。输入的数字数据可以从环形缓冲器的写入位置输入到环形缓冲器内。环形缓冲器可以将该数字数据输出到环形缓冲器的读出位置。压控振荡器的控制器可以依据读出位置和写入位置，计算存储在环形缓冲器内的数字数据的数据量。当数据量超过大于第一预定值之预定的第二值，或数据量低于小于第一预定值的第三值时，压控振荡器的控制器至少可以改变读出位置和写入位置中的一个。
在本发明的一个实施例中，压控振荡器的控制器可以以这样一种方式，来改变读出位置和写入位置中的至少一个，即令缓冲器内的数据量大致为环形缓冲器容量的一半。
在本发明的一个实施例中，数字数据可以以多个数据包的形式输入到数字AV信号处理装置中，压控振荡器的控制器可以在多个数据包的输入时刻之同一时刻，检测缓冲器的数据量。
在本发明的一个实施例中，数字数据可以以多个数据包组的形式输入到数字AV信号处理装置，这多个数据包组中的每一个都包括按照预定顺序排列的预定数目的第一数据包组以及预定数目的第二数据包组，其中第一数据包组具有第一数据量，第二数据包组具有第二数据量。压控振荡器的控制器可以在多个数据包组的输入时刻之同一时刻，检测缓冲器内的数据量。
这样，本文所说明的发明可以实现以下优点提供一种数字AV信号处理装置，它能控制缓冲器内存储的数字数据的D/A转换速率，以便消除由于在数字数据的输入速率内的长周期波动而产生的缓冲器数据量的偏差。
对本领域人员来说，通过阅读并理解以下参见附图所做的详细说明，可以使本发明的上述这些以及其它优点更加突出。
4.附图的简要说明图1是显示了依据本发明的一个实施例的一个数字AV信号处理装置100的结构图。
图2是显示了图1所示的第一比较器6的工作特性的曲线图。
图3是显示了图1所示的第二比较器8的工作特性的曲线图。
图4是显示了图1所示的VCO控制器4的工作特性的曲线图。
图5是显示了当具有图14所示特性的数字数据输入到包含缓冲器1的图1所示的数字AV信号处理装置100中时，图1所示的缓冲器1的数据量的波动曲线图。
图6是显示了当具有图14所示特性的数字数据输入到包含缓冲器1的图1所示的数字AV信号处理装置100中时，图1所示的VCO3所产生的再现时钟信号的频率内的波动曲线图。
图7图示了图1的第一比较器6的另一个工作特性。
图8图示了图1的第一比较器8的另一个工作特性。
图9是显示了环形缓冲器的一个概念图。
图10显示了当将要输入到图1的数字AV信号处理装置100内的数字数据表现为多个数据包的形式时，图1所示的缓冲器的数据量随时间变化的波动。
图11显示了当将要输入到图1的数字AV信号处理装置100内的数字数据表现为具有不同数据包大小的多个数据包的形式时，图1所示的缓冲器的数据量随时间变化的波动。
图12图示了一个传统的数字AV信号处理装置300的结构。
图13图示了图12的比较器35的工作特性曲线。
图14显示了输入到图12的数字AV信号处理装置300中的数字数据的输入速率随时间变化的曲线。
图15显示了在数字数据以图14所示的输入速率输入到图12的数字AV信号处理装置300中的情况下，图12所示的缓冲器31的数据量的曲线。
图16显示了在数字数据以图14所示的输入速率输入到图12的数字AV信号处理装置300中的情况下，图12所示的VCO33所产生的再现时钟信号频率的曲线图。
5.最佳实施例的说明以下，将参照附图，通过举例说明本发明。
图1图示了依据本发明的一个实施例的数字AV信号处理装置100的结构。数字AV信号处理装置100包括一个缓冲器1、一个D/A转换器2、一个VCO 3以及一个VCO控制器4。
缓冲器1存储通过传输系统输入到数字AV信号处理装置100的数字数据，并输出数字数据，作为输出数字数据。D/A转换器2将输出数字数据转换为模拟数据。根据VCO3所产生的时钟信号来确定D/A转换器2的转换速率。
当D/A转换器2的转换速率大于输入到缓冲器1的数字数据的输入速率时，缓冲器的数据量降低。当D/A转换器2的转换速率小于输入到缓冲器1的数字数据的输入速率时，缓冲器的数据量增加。VCO控制器4检测存储在缓冲器内的数字数据的数据量，并依据所检测到的数据量与预定值的偏差以及该偏差的时间积分，控制由VCO3所产生的时钟信号的频率。
VCO控制器4包括一个第一控制部件5、一个第二控制部件7、一个存储有与缓冲器1的总容量的一半相对应的数据量的基准数据量存储器13、一个加法器11以及一个第二保持部件12。
第一控制部件5包括一个第一比较器6，它将缓冲器1的数据量BDAT与同缓冲器1的总容量的一半相对应的数据量BHLF相比(K1表示增益)。第一比较器6检测数据量BDAT与数据量BHLF之间的偏差，并依据该偏差以及增益K1，向加法器11输出一个输出数据DA1。
图2是显示了第一比较器6的工作特性的曲线图。水平轴表示缓冲器1的数据量BDAT，而垂直轴表示从第一比较器6输出的输出数据DA1。BMAX表示与缓冲器1的总容量相应的数据量，而BHLF表示与缓冲器1的总容量的一半相应的数据量。将第一比较器6的工作特性设定为当斜率为K1时，通过一个点(3HLF，0)。第一控制部件5的操作周期被设定为大约10毫秒。对第一控制部件5的时间常数的确定，是以第一比较器6的工作特性(斜率K1)以及第一控制部件5的操作周期为基础的。
第二控制部件7包括一个第二比较器8、一个积分器9以及一个第一保持部件10；其中，第二比较器8用于将缓冲器1的数据量BDAT与量BHLF相比(K2表示增益)；积分器9用于计算从第二比较器8输出的输出数据DA0的时间积分；第一保持部件10用于保持积分器9的输出。
图3是显示了图1的第二比较器8的工作特性的曲线图。水平轴表示缓冲器1的数据量BDAT，而垂直轴表示从第二比较器8输出的输出数据DA0。BMAX表示与缓冲器1的总容量相应的数据量，而BHLF表示与缓冲器1的总容量的一半相应的数据量。将第二比较器8的工作特性设定为当斜率为K2时，它穿过一个点(BHLF，0)。第二控制部件7的操作周期被设定为100毫秒。对第二控制部件7的时间常数的确定，是以第二比较器8的工作特性(斜率K2)以及第二控制部件7的操作周期为基础的。
所设定的斜率K2要比斜率K1小很多。第一控制部件5的操作周期被设定为10毫秒。第二控制部件7的操作周期被设定为100毫秒。在这种情况下，1/时间常数＝斜率/操作周期。因此，第一控制部件5的时间常数要比第二控制部件7的时间常数小很多。
第二比较器8检测数据量BDAT和数据量BHLF之间的偏差，并依据该偏差以及增益K2，向积分器9输出一个输出数据DA0。
积分器9计算从第二比较器8输出的输出数据DA0的时间积分。由积分器9计算出的时间积分由第一保持部件10保持。
第一保持部件10将所保持的值作为输出数据DA2，输出到加法器11。第一保持部件10在100毫秒的周期内更新所保持的值。当将第一控制部件7的控制周期设定为大于第一控制部件5的控制周期时，需要有第一保持部件10。
加法器11将输出数据DA1与输出数据DA2相加，从而计算出VCO控制器4的输出数据DA3。
第二保持部件12向VCO3输出加法器11的输出数据DA3。第二保持部件12在10毫秒的周期内更新所保持的值。
如上所述，第一控制部件5、第二控制部件7、加法器11、第二保持部件12以及基准数据量存储器13共同用作VCO控制器4，该VCO控制器用于检测存储在缓冲器1内的数字数据的数据量，并依据所检测的数据量与预定值的偏差，以及该偏差的时间积分，来控制时钟信号的频率。
图4是显示了VCO控制器4的工作特性的曲线图。水平轴表示缓冲器1的数据量BDAT，而垂直轴表示从VCO控制器4输出的输出数据DA3。BMAX表示与缓冲器1的总容量相应的数据量，而BHLF表示与缓冲器1的总容量的一半相应的数据量。
工作点P0表示一种状态，在该状态下，数据的输入速率恒定，缓冲器1内的数据量保持平衡，其中缓冲器1内的数据量与缓冲器的总容量的一半相应(BHLF-BDAT＝0)。此时，VCO控制器4的输出数据DA3为DA30。
至于图4，其中假定其输入速率具有短周期波动和长周期波动的数字数据被输入到包含缓冲器1的数字AV信号处理装置100内。
当输入速率的短周期波动引发了缓冲器1的数据量增加时，则具有一个小时间常数的第一控制部件5对其作出响应。由于第一控制部件5的输出数据DA1的值被增大，因而工作点从P0移到P1。VCO控制器4产生了输出数据DA31，以便提高时钟频率，这样在BDAT1处，数据量暂时处于平衡状态。
随后，由于具有较大时间常数的第二控制部件7的输出数据DA2的值从输出数据DA20开始逐步增加，数据量内的偏差(BHLF-BDAT)移向比P1小的值即P2。由于数据量内的偏差(BHLF-BDAT)减小，第一控制部件5的输出数据DA1的绝对值减小。输出数据DA1的值以及输出数据DA2的值彼此相互抵消。结果，P1被平移到P2，即，输出数据DA3的值仍为DA31，而未发生变动。
图5是显示了当具有图14所示特性的数字数据被输入到含有缓冲器1的数字AV信号处理装置100内时，缓冲器1的数据量波动的曲线图。水平轴表示时间。垂直轴表示缓冲器1的数据量BDAT。图5中的时刻t1，t2，t3，t4，t5，t6，t7 以及t8分别与图14中的时刻t1，t2，t3，t4，t5，t6，t7以及t8相应。
图6显示了当具有图14所示特性的数字数据输入到包含缓冲器1的数字AV信号处理装置100时，由VCO3产生的再现时钟信号的频率波动的曲线。水平轴表示时间，而垂直轴表示由VCO3所产生的再现时钟信号的频率。图6中的时刻t1，t2，t3，t4，t5，t6，t7以及t8分别与图5中的时刻t1，t2，t3，t4，t5，t6，t7以及t8相应。
将图5与图15对比，将图6与图16对比，可看出，与传统的数字AV信号处理装置300相比，数字AV信号处理装置100抑制了缓冲器1内的由于数字数据的输入速率的长周期波动而引起的数据量的偏差，而保障再现时钟的稳定性的手段是常规的。
在本发明的这个例子中，VCO控制器4的所有组件都是由微型计算机的软件实现的。VCO控制器4的处理量相当小，因此所用的微型计算机并不一定是一个专用微型计算机。可利用用于控制整个系统的系统微型计算机的一部分处理能力，来实现VCO控制器4。
注意，数字AV信号处理装置100并不一定要包括D/A转换器2。数字A/V信号处理装置100例如可以向包含有一个D/A转换器的扬声器系统输出数字数据。
缓冲器1的数据量最好保持与缓冲器的总容量的一半相应，以便能有效防止缓冲器1的上溢和下溢。因此，基准数据量存储器13被设定为存储与缓冲器1的总容量的一半相应的数据量。但是，由基准数据量存储器13所存储的数据量可以基本上与缓冲器1的总容量的一半相应。这是因为在这种情况下，可以有效防止缓冲器1的上溢和下溢。
依据本发明上述例子的数字AV信号处理装置100，对时钟信号频率的控制，是以缓冲器内存储的数字数据的数据量与一个预定值的偏差以及该偏差的时间积分为基础的。
当缓冲器1内存储的数字数据的数据量与一个预定值的偏差陡然增加时，压控振荡器的控制器可以依据缓冲器1内存储的数字数据的数据量与所述预定值的偏差而迅速控制时钟信号的频率。因此，当数字数据的输入速率具有短周期波动时，可将存储在缓冲器内的数字数据的数据量控制到与一个预定值相匹配。
当存储在缓冲器1内的数字数据的数据量在偏离预定值的同时保持恒定时，该偏差的时间积分一直增加，因此，时钟信号的频率并不保持恒定。因此，当数字数据的输入速率具有长周期的波动时，可将存储在缓冲器1内的数字数据的数据量控制到与一个预定值相匹配。
(利用具有非线性工作特性的比较器)在本发明中，第一比较器6和第二比较器8不需具有线性工作特性。
当缓冲器1的数据量BDAT与同缓冲器1的总容量相应的数据量BHLF之间的偏差超过一个预定值时，第一比较器6和第二比较器8中的至少一个可被设定为具有一个陡峭的工作特性。另外，第一比较器6和第二比较器8中的至少一个可被设定为具有一个弯曲的工作特性。
图7是显示了第一比较器6的另一种工作特性的曲线图。水平轴表示缓冲器1的数据量BDAT，而垂直轴表示从第一比较器6输出的输出数据DA1。BMAX表示与缓冲器1的总容量相应的数据量，而BHLF表示缓冲器1的总容量的一半。当数据量BDAT处于BDAT1到BDAT2的范围内时，第一比较器6的工作特性被设定为一条通过点(BHLF，0)的直线，其中斜率等于K10。当数据量BDAT处于BDAT2到BMAX的范围时，第一比较器6的工作特性被设定为斜率为K11的一条线。当数据量BDAT处于0到BDAT1的范围时，第一比较器6的工作特性被设定为斜率为K12的一条线。
斜率K11大于斜率K10，斜率K12也大于斜率K10。
当第一比较器6被设定为具有图7所示的工作特性时，即便是在数字数据的输入速率中发生了短周期波动的情况下，也可以有效防止缓冲器1的下溢和上溢。
例如，即便由于异常抖动或类似原因而使数据量BDAT降低，从而使数据量BDAT移向低于数据量BDAT1的工作点，也可以防止缓冲器1的下溢和上溢。
图8显示了第二比较器8的另一种工作特性的曲线图。水平轴表示缓冲器1的数据量BDAT，而垂直轴表示从第二比较器8输出的输出数据DA0。BMAX表示与缓冲器1的总容量相应的数据量，而BHLF表示与缓冲器1的总容量的一半相应的数据量。当数据量BDAT处于BDAT1到BDAT2的范围内时，第二比较器8的工作特性被设定为一条穿过点(BHLF，0)的线，其中斜率等于K20。当数据量BDAT处于BDAT2到BMAX的范围时，第二比较器8的工作特性被设定为斜率为K21的一条线。当数据量BDAT处于0到BDAT1的范围时，第二比较器8的工作特性被设定为斜率为K22的一条线。
斜率K21大于斜率K20，斜率K22也大于斜率K20。
当第二比较器8被设定为具有图8所示的工作特性时，即便是在数字数据的输入速率中发生了长周期波动的情况下，也可以有效防止缓冲器1的下溢和上溢。
此外，当缓冲器1的数据量BDAT大大偏离与缓冲器1的总容量的一半相应的数据量BHLF时，可改变第二控制部件7的控制周期，以便缩小第二控制部件7的时间常数。
如上所述，依据本发明的这个例子的数字AV信号处理装置，时钟信号频率的变化量相对于缓冲器数据量的偏差变化量的比值被设定为偏差超过一个预定范围时的比值大于偏差低于一个预定范围时的比值。因此，可以防止缓冲器的上溢和下溢。
(环形缓冲器的利用)注意，在数字AV信号处理装置100的结构中，缓冲器1可以是一个环形缓冲器21。以下，将对包含环形缓冲器21的数字AV信号处理装置100进行说明。
图9图示了环形缓冲器21的原理。沿箭头A所指方向的、从读出位置RP到写入位置WP的数据被存储到环形缓冲器21内，该数据仍是要被读出的。沿箭头B所指方向的、从写入位置WP到读出位置RP的数据已经输出到D/A转换器2。沿箭头B所指方向的、从写入位置WP到读出位置RP的数据将被未来新接收的数字数据所替代。
由数字AV信号处理装置100接收的数字数据被从写入位置WP输入到环形缓冲器21，环形缓冲器21从读出位置RP输出数字数据。
VCO控制器4依据读出和写入位置RP和WP，来计算存储在环形缓冲器21内的数字数据的数据量。当数据量超过大于数据量BHLF的一个预定值或当数据量低于小于数据量BHLF的一个预定值时，VCO控制器4改变读出和写入位置RP和WP中的至少一个。
当将要输入到环形缓冲器21的数据被大大延迟时，读出位置RP就会追上写入位置WP，从而发生下溢。如果由于输入延迟而产生的大量积累数据被输入到环形缓冲器1，则写入位置WP就会追上读出位置RP，从而发生上溢。
但是，VCO控制器4改变读出位置和写入位置RP和WP中的至少一个，这样，写入位置WP就不会追上读出位置RP，读出位置RP也不会追上写入位置WP。因此，可以防止环形缓冲器1的上溢和下溢。另外，在发生下溢的情况下，由于存储在环形缓冲器21内的在先数据被自动输出，基本上不会发生诸如象声音跳跃这样的情况。此外，由于需要再现的声音是直接位于当前数据之前的一个数据，因此，该声音与当前数据高度相关，从而可以方便地再现出令人满意的声音。
最好是，当VCO控制器4改变读出和写入位置RP和WP中的至少一个时，读出和写入位置RP和WP中的至少一个发生变化，这样缓冲器1内的数据量就基本上为总容量的一半。
(当数字数据表现为数据包形式时)以下，对将要输入到数字AV信号处理装置100的数字数据表现为多个数据包形式的情况进行说明。
图10图示了当将要输入到数字AV信号处理装置100中的数字数据表现为多个数据包形式时，缓冲器1的数据量随时间波动的曲线。水平轴表示时间，而垂直轴表示缓冲器1的数据量BDAT。BMAX表示与缓冲器1的总容量相应的数据量，而BHLF表示与缓冲器1的总容量的一半相应的数据量。
每接收到一个数据包，数据包中的新数据就被存储在缓冲器1内。随后，缓冲器1内的数据量持续减少，直到接收到一个后续数据包。这样，当将要输入到数字AV信号处理装置100内的数字数据表现为数据包的形式时，即便基本上没有抖动，缓冲器1的数据量BDAT也会以锯齿状方式波动。因此，VCO控制器4被设定为在输入数据包的时刻，同时检测缓冲器1的数据量。此外，缓冲器1的总容量BMAX最好远远大于一个数据包的大小(例如大于其两倍或更多倍)。
如图10所示，在与输入数据包同步的时刻t1，t2，t3，……，数据量被读出，由此，VCO控制器4可以检测正确的数据量。
正如将要在下文中说明的那样，即便是在将要输入到数字AV信号处理装置100中的数字数据被分为具有不同大小的数据包的情况下，数据量仍是在输入数据包的同一时刻被读出的，由此，VCO控制器4可以检测缓冲器1内的正确的数据量。
图11显示了当将要输入到数字AV信号处理装置100内的数字数据表现为具有不同大小的数据包的形式时，缓冲器1的数据量随时间波动的曲线图。水平轴表示时间，而垂直轴表示缓冲器1的数据量BDAT。BMAX表示与缓冲器1的总容量相应的数据量，而BHLF表示与缓冲器1的总容量的一半相应的数据量。
假定IEC958格式下的一种音频信号(具有48 kHz的采样频率以及1.536Mbps的传输速率)是在通用串行总线(以下称为“USB”)上打包传送的。由于USB传送具有1毫秒长度的数据包，因此，每一毫秒就传送一个192字节的数据包。
或者也可以假定IEC958格式下的另一种音频信号(具有44.1kHz的采样频率以及1.4112Mbps的传输速率)在USB上打包传送。由于USB传送具有1毫秒长度的数据包，因此，必须将具有与10毫秒相应的1764字节的固定长度的数据单元分为10个数据包，例如，9个176字节的数据包，以及一个180字节的数据包。
图11显示了当传送这种音频信号(具有44.1kHz的采样频率以及1.4112Mbps的传输速率)时，缓冲器1的数据量随时间的波动。
在这种传送格式中，如果缓冲器1内的数据量被读出，则每次，都有一个单位的数据包被输入到缓冲器1。由于数据包在大小上是不规则的，所以缓冲器1的数据量不能被正确检测出。
为了方便地检测出正确的数据量，在每个数据包组(包含9个176字节的数据包以及一个180字节的数据包的一个组)输入的同时对数据量进行检测。
如上所述，数字数据是以多个数据包组的形式输入到数字AV信号处理装置100中的。每个数据包组包括9个具有第一数据量(176字节)的第一数据包，以及一个具有第二数据量(180字节)的第二数据包，这些数据包都是按预定顺序排列的。VCO控制器4在输入每个数据包组的同时检测缓冲器1的数据量。
这样，当将要输入到数字AV信号处理装置100中的数字数据处于数据包形式时，即便没有抖动，缓冲器1的数据量BDAT也会以矩齿状方式波动。因此，包含在数字AV信号处理装置100内的VCO控制器4，可以通过在输入数据包的同时读取数据量，从而检测缓冲器1的数据量。
依据本发明的数字AV信号处理装置，是依据存储在缓冲器内的数字数据的数据量与一预定值的偏差以及该偏差的时间积分，来控制时中信号频率的。
当存储在缓冲器内的数字数据的数据量与预定值的偏差陡然增加时，压控振荡器的控制器就依据存储在缓冲器内的数字数据的数据量与预定值的偏差，迅速地对时钟信号的频率进行控制。因此，当在数字数据的输入速率中存在短周期的波动时，存储在缓冲器内的数字数据的数据量可被控制为与一个预定值相匹配。
当存储在缓冲器内的数字数据的数据量在偏离预定值的同时保持恒定时，该偏差的时间积分随时间增加，这样，时钟信号的频率就不会保持恒定。因此，当在数字数据的输入速率中存在长周期的波动时，可对存储在缓冲器内的数字数据的数据量进行控制，使其与一个预定值匹配。
此外，依据本发明的数字AV信号处理装置，时钟信号的频率变化相对于缓冲器数据量的偏差变化的比值被设定为该偏差超过预定值时的比值要大于该偏差低于预定值时的比值。因此，可以有效预防缓冲器的上溢和下溢。
更进一步说，依据本发明的数字AV信号处理装置，可将一个环形缓冲器用做一个缓冲器，且至少可以改变环形缓冲器的写入位置和读出位置中的一个。因此，可以防止环形缓冲器的上溢和下溢。
此外，依据本发明的数字AV信号处理装置，即便在输入到数字AV信号处理装置中的数字数据为数据包形式的情况下，对缓冲器的数据量的检测也是与数据包的输入时刻同步进行的。因此，可以检测出缓冲器的正确的数据量。
在不脱离本发明的范围和主旨的情况下，本领域人员也可很容易地得到各种其它形式的修改。因此，并不应当将所附权利要求书的范围限定为说明书中所举的例子，而应当是对权利要求的广泛的解释。
权利要求
1.一种数字AV信号处理装置，包括一个缓冲器，用于存储输入到该数字AV信号处理装置的数字数据，并输出该数字数据，作为输出数字数据；一个D/A转换器，用于将所述输出数字数据转换为模拟数据；一个压控振荡器，用于产生一个时钟信号，以便控制D/A转换器的转换速率；以及一个压控振荡器的控制器，用于检测缓冲器内存储的数字数据的数据量，并依据所检测到的数据量与一个第一预定值的偏差，以及该偏差值的时间积分，来控制时钟信号的频率。
2.依据权利要求1的一种数字AV信号处理装置，其中所述压控振荡器的控制器以这样一种方式控制时钟信号的频率，即使得时钟信号的频率变化量相对于缓冲器数据量中的偏差变化量之比值被设定为偏差超过一个预定值时的比值要大于偏差低于所述预定值时的比值。
3.依据权利要求1的一种数字AV信号处理装置，其中所述缓冲器是一个环形缓冲器；所述数字数据输入是从所述环形缓冲器的写入位置输入到所述环形缓冲器的；所述环形缓冲器向所述环形缓冲器的一个读出位置输出所述数字数据；所述压控振荡器的控制器依据所述读出位置和写入位置，来计算所述环形缓冲器内存储的数字数据的数据量；以及所述压控振荡器在所述数据量超过一个大于第一预定值的预定第二值时，或是在所述数据量低于小于第一预定值的一个第三值时，改变所述读出位置和写入位置中的至少一个。
4.依据权利要求3的一种数字AV信号处理装置，其中所述压控振荡器以这样一种方式改变读出位置和写入位置中的至少一个，即使得数据量基本上为所述缓冲器容量的一半。
5.依据权利要求1的一种数字AV信号处理装置，其中数字数据是以多个数据包的形式输入到所述数字AV信号处理装置的，所述压控振荡器的控制器在输入多个数据包的同一时刻，对缓冲器的数据量进行检测。
6.依据权利要求1的一种数字AV信号处理装置，其中所述数字数据被以多个数据包组的形式输入到所述数字AV信号处理装置，这多个数据包组中的每一个都包括按预定顺序排列的预定数目的具有第一数据量的第一数据包以及预定数目的具有第二数据量的第二数据包；以及所述压控振荡器的控制器在输入所述多个数据包组的同时，检测缓冲器的数据量。
全文摘要
一种数字AV信号处理装置包括:一个缓冲器,用于存储输入到数字AV信号处理装置内的数字数据,并输出该数字数据,作为输出数字数据;一个D/A转换器,用于将所述输出数字数据变换为模拟数据;以及压控振荡器,用于产生一个时钟信号,以便控制D/A转换器的转换速率;以及一个压控振荡器的控制器,用于检测缓冲器内存储的数字数据的数据量,并依据所检测的数据量与一个预定值的偏差以及该偏差的时间积分,来控制时钟信号的频率。
文档编号H04N7/24GK1347199SQ0113635
公开日2002年5月1日 申请日期2001年10月10日 优先权日2000年10月10日
发明者寺井贤一, 桥本裕之, 小谷博之 申请人:松下电器产业株式会社