专利名称：数字电视综合解码器ts流asi接口的制作方法
技术领域：
本实用新型涉及一种专用接口，特别是涉及一种数字电视综合解码器TS流ASI接口。
背景技术：
目前，数字电视接收装置无标准的ASI接口(异步串行接口)TS流输出，由于主芯片解复用、解码功能和嵌入式操作系统处理能力的局限，对TS流中的多节目同时只能实现一个数字节目的解复用、解码，个人用户也只能接收、观看一个数字电视节目，而集体用户的小前端系统用户或对这单一的节目模拟音视频信号，再进行模拟邻频调制送到个人用户，实现转播，或对这单一的节目模拟音视频信号，再进行MPEG2编码后，送入复用器、调制器实现数字电视转播。
实用新型内容本实用新型的目的在于提供一种可将各种数字高频头输出的8比特非标准的TS流数据、控制信息转换到满足DVB标准的TS流ASI格式信号的数字电视综合解码器TS流ASI接口。
本实用新型数字电视综合解码器TS流ASI接口的电路包括，TS码流转换器电路、ASI控制器电路、并串转换器电路、高速数字串行信号驱动器电路及ASI码流输出口电路，其连接关系是，来自数字高频头的TS流信号输入至TS码流转换器电路，TS`码流转换器电路输出接ASI控制器电路输入，ASI控制器电路输出接并串转换器电路输入，并串转换器电路输出接高速数字串行信号驱动器电路输入，其输出接ASI码流输出口电路输入。其中，TS码流转换器电路由TS码流转换器U4构成；ASI控制器电路由DVB-ASI控制器U2及其外围元件构成；并串转换器电路由并串转换器U3及其外围元件构成；高速数字串行信号驱动器电路由双补偿高速数字串行信号驱动器U1及其外围元件构成；ASI码流输出口电路由连接器J1及其外围元件构成；电源滤波电路由连接器J2电感L1、滤波电容C6∽C9构成。
本实用新型数字电视综合解码器TS流ASI接口的工作过程是，将来自数字高频头的码流信息S00-S07、BULK、DVALID、P-START和27M时钟信号，经过TS码流转换器输入到ASI控制器U2，实现8B/10B变换后输入到并/串转换器U3，得到串行的TS数据流，再经过高速数字串行信号驱动器U1，实现串行数据的缓冲放大及与75Q电缆的阻抗匹配，输出给J1(CONZXI)，便得到ASI码流的输出。
本实用新型数字电视综合解码器TS流ASI接口的优点在于采用一体化设计，紧凑、布局合理、功耗低、实用性强，带来几乎无损的转换特别是外部接口简单，使用方便，特别适合与各种数字电视前端系统的集成直接连接。
1本实用新型电路方框图2本实用新型电路连接图具体实施方式
本实用新型数字电视综合解码器TS流ASI接口的电路包括，TS码流转换器电路、ASI控制器电路、并串转换器电路、高速数字串行信号驱动器电路及ASI码流输出口电路，其连接关系是，来自数字高频头的TS流信号输入至TS码流转换器电路，TS｀码流转换器电路输出接ASI控制器电路输入，ASI控制器电路输出接并串转换器电路输入，并串转换器电路输出接高速数字串行信号驱动器电路输入，其输出接ASI码流输出口电路输入。其中，TS码流转换器电路由TS码流转换器U4(COM16)构成；ASI控制器电路由DVBASI控制器U2(CY7C9235)、电阻R4、电容C1、C2构成；并串转换器电路由并串转换器U3(CY7B9234)、电阻R3、R5及电容C4构成；高速数字串行信号驱动器电路由双补偿高速数字串行信号驱动器U1(CLC007)1、电阻R2、R6、R7、R8、R9及电容C3、C5构成；ASI码流输出口电路由连接器J1-(CONZX1)及电阻R1构成；电源滤波电路由连接器J2(CONZX2)电感L1、滤波电容C6∽C10构成。其连接关系是，U2的输入脚18、19、20、21、24、25、26、27接U4的数据位输出脚3、5、7、9、11、13、14、12，U2的输出脚6、5、4、3、2、43、42、41、40、39接U3的输入脚10、11、12、13、14、15、16、17、18、19，使能脚9、15、31、37接模拟地，U2的输出使能(OE)脚10接R4的一端，R4另一端接+5V电源，U2的写时钟脚35接U4的时钟脚6，U2的并行数据能使(ENA)脚36接U4的数据有效脚2，U2的并行数据输出使能脚38接U3的使能脚23，接地脚1、11、12、13、24、32、34接模拟地，电源输入脚22、44接+5V电源，U3的输出脚26、27接U1的输入脚6、7和R6、、R7、R8、R9一端，R7另一端接C5的一端、R2一端、R6另一端，C5、R2的另一端接模拟地，R8、R9另一端接+5V电源，U3的输出脚1、2、3、28接+5V电源，U3的自检使能(BISTEN)脚5接R5一端，R5另一端接+5V电源，U3的编码模式选择(MODE)脚7接模拟地，U3的时钟脚21接27MHz的系统时钟，U3使能脚24接R3一端，R3另一端接+5V电源，U3的光纤发射关(FOTON)脚25接模拟地，接地口脚6、20接模拟地，电源输入脚4、9、22接+5V电源；U1的输出脚1接C3一端，C3另一端接R1一端，R1另一端接J1的T1脚，J1的T2脚接模拟地，接地口脚5接模拟地，电源输入脚8接+5V电源；J2的T1脚接C6、C9、L1的一端，J2的T2端、C6和C9另一端接模拟地，L1另一端、C7、C8、C1C2、C4的另一端接模拟地。最后，J1(CONZXI)输出标准的TS流ASI接口信息。
权利要求1.一种数字电视综合解码器TS流ASI接口，其特征在于电路包括TS码流转换器电路、ASI控制器电路、并串转换器电路、高速数字串行信号驱动器电路及ASI码流输出口电路，其连接关系是，来自数字高频头的TS流信号输入至TS码流转换器电路，TS`码流转换器电路输出接ASI控制器电路输入，ASI控制器电路输出接并串转换器电路输入，并串转换器电路输出接高速数字串行信号驱动器电路输入，其输出接ASI码流输出口电路输入。
2如权利要求1所述的数字电视综合解码器TS流ASI接口，其特征在于TS码流转换器电路由TS码流转换器U4构成；ASI控制器电路由DVB-ASI控制器U2其外围元件构成；并串转换器电路由并串转换器U3及其外围元件构成；高速数字串行信号驱动器电路由双补偿高速数字串行信号驱动器U1及其外围元件构成；ASI码流输出口电路由连接器J1及其外围元件构成；电源滤波电路由连接器J2、电感L1、滤波电容C6∽C9构成。
专利摘要本实用新型提供一种数字电视综合解码器TS流ASI接口,电路包括TS码流转换器电路、ASI控制器电路、串并转换器电路、高速数字串行信号驱动器电路及ASI码流输出口电路,其连接关系是,来自数字高频头的TS流信号输入至TS码流转换器电路,其输出接ASI控制器电路输入,其输出接串并转换器电路输入,其输出接高速数字串行信号驱动器电路输入,其输出接ASI码流输出口电路输入。用于与各种数字电视接收、检测、工程设备的直接连接。
文档编号H04N5/00GK2488240SQ0120673
公开日2002年4月24日 申请日期2001年7月5日 优先权日2001年7月5日
发明者姜久富, 余铭, 李丽, 齐乐仪, 李兆宏, 卢强, 邓方竹, 吴向群 申请人:成都前锋数字视听设备有限责任公司