专利名称：宽带锁相环频率综合器的制作方法
技术领域：
本发明属于无线收发机技术领域，特别涉及中频率综合器的结构设计。
但这种结构存在以下问题要实现宽带的调谐，必须有可调范围很大的压控振荡器。压控振荡器的压控频率变化通常是通过变容管来实现的。可以集成的变容管有变容二极管和MOS管。在利用这两种可以在CMOS工艺兼容条件下实现的变容管结构实现基于电感-电容谐振(LC谐振)的负阻型压控振荡器时，可调范围一般小于20％。而且，如果在环路中不采取一定的措施，压控振荡器还存在一个电流倒流问题。其产生的原因可以通过图2和图3进行解释。
图2是一个典型的压控振荡器实施电路结构。它由12个MOS晶体管(M0和M2-M12)，一个芯片可集成的电感(L)和两个变容二极管(D1和D2)组成，其中M0，M3，M5，M6，M9和M11是P型MOS晶体管，M2，M4，M7，M8，M10和M12是N型MOS晶体管。其连接关系如下M0的源端连接到电源电压VDD，M0的栅端和漏端相连，并且连接到信号结点P2上；M3的源端连接到电源电压VDD，M3的栅端连接到信号结点P2上，M3的漏端连接到信号结点P1上；M5的源端连接到信号结点P1，M5的漏端连接到信号结点Va，M5的栅端连接到信号结点Vb；M6的源端连接到信号结点P1，M6的漏端连接到信号结点Vb，M6的栅端连接到信号结点Va；M9的源端连接到信号结点P1，M9的漏端连接到信号结点OUT2，M9的栅端连接到信号结点Va；M11的源端连接到信号结点P1，M11的漏端连接到信号结点OUT1，M11的栅端连接到信号结点Vb；M7的源端连接到信号结点P3，M7的漏端连接到信号结点Va，M7的栅端连接到信号结点Vb；M8的源端连接到信号结点P3，M8的漏端连接到信号结点Vb，M8的栅端连接到信号结点Va；M10的源端连接到地信号结点GND，M10的漏端连接到信号结点OUT2，M10的栅端连接到信号结点Va；M12的源端连接到地信号结点GND，M12的漏端连接到信号结点OUT1，M12的栅端连接到信号结点Vb；M2的源端连接到地信号结点GND，M2的栅和漏端相连接，然后连接到信号结点P2；M4的源端连接到地信号结点GND，M4的漏端连接到信号结点P3，M4的栅端连接到信号结点P2；芯片可集成电感L连接在信号结点Va和Vb上；变容二极管D1的正极性端连接在信号接点Va上，其负极性端连接在控制电压输入信号vco端上；变容二极管D2的正极性端连接在信号接点Vb上，其负极性端连接在控制电压输入信号vco端上。
图2中的压控振荡器的工作原理如下晶体管M0，M3，M2和M4为电路提供偏置，同时也具有降低功耗的作用；晶体管M5，M6，M7和M8是两组交叉耦合的正反馈电路，可以为电感-电容的谐振提供负阻；电感L和变容管D1和D2形成了电感-电容的谐振电路；M9和M10形成一组输出缓冲电路，用于隔离压控振荡器的负载对振荡器内核的影响；M11和M12形成另外一组输出缓冲电路，用于隔离压控振荡器的负载对振荡器内核的影响。
简单地讲，vco端就是控制压控振荡器输出频率变化的电压控制端。OUT1和OUT2是压控振荡器的两个差分输出端。
图3是一个简化的电荷泵和环路滤波器级联的模型。其中，由电流源IUP和电流沉IDN组成了简单的电荷泵电路；电容C1和C2，以及电阻R1组成了环路滤波器。其连接关系为电流源IUP连接在电源VDD和信号结点Vout之间；电流沉IDN连接在地GND和信号结点Vout之间；电容C1连接在信号结点Vx和地GND之间；电阻R1连接在信号结点Vout和信号结点Vx之间；电容C2接在信号结点Vout和地GND之间。其简单的工作原理如下鉴频鉴相器输出两个逻辑控制信号U和D，U为高电平，表示压控振荡器的输出频率比较慢，需要电荷泵电路用电流源IUP给环路滤波器充电，使得控制压控振荡器的电压上升，最终导致压控振荡器的输出频率上升；同样，D为高电平，表示压控振荡器的输出频率比较快，需要电荷泵电路用电流沉IDN给环路滤波器放电，使得控制压控振荡器的电压下降，最终导致压控振荡器的输出频率下降。
当图2的压控振荡器电路和图3的电荷泵和环路滤波器级联电路连接起来(也即，把图2的vco端和图3的Vout端直接连接起来)，并且假设电荷泵电路既不给环路滤波器充电，也不给环路滤波器放电，在环路滤波器的输出电压Vout小于变容二极管正极性端偏置电压Vb(或Va，Va和Vb是对称的)时，压控振荡器的每一个振荡周期中，都会有电荷反向给环路滤波器的电容充电，反向充电的路径如图2中的Ir电流路径，致使坏路滤波器的输出电压Vout缓慢增加，直到与Vb的值接近或超过时为止。也即，当环路滤波器的输出电压Vout接近或超过Vb时，电流倒流现象就停止了。原因是振荡条件下的变容二极管工作在大信号状态，在特定的偏置条件下，振荡周期中通过变容二极管的充电和放电的电荷不平衡所致。这样，在电源电压一定的情况下，可以用于控制压控振荡器频率变化的电压范围就减小了Vb，在1.8-3.3V电源电压的情况下，Vb的值通常占电源电压的20％-30％左右。这说明浪费了很大一部分有效控制VCO频率变化的电源电压值。
比较理想的频率综合器，要求压控振荡器有很大的调谐范围和小的电压-频率增益。但由于上面的一些原因，致使满足上述要求存在很大的问题。实现宽的调谐范围，需要大的可变电压范围，但是由于电流的倒流使得一部分的可利用的电压给浪费掉了。利用大的压控振荡器电压-频率增益来实现大的可调谐范围也是频率综合器系统所不希望。还有，利用开关技术来实现大的可调谐范围，同样存在系统硬件开销很大的缺点。
于是，要频率综合器获得大的可调谐范围，同时要求压控振荡器的电压-频率增益比较的小，以便减小参考信号引起的边带在输出信号的频谱中出现，就必须采取新解决方案。
本发明提出的一种锁相坏频率综合器，包括依次连接的鉴频鉴相器、电荷泵、环路滤波器、压控振荡器、频率除法器和数字控制模块组构成一个闭合环路；其特征在于，还包括连接在鉴频鉴相器与电荷泵之间的逻辑电平转换电路，其连接关系为输入信号，所说的数字控制模块的输入端与输入信号相连；该数字控制模块的输出信号输入到所说的鉴频鉴相器的一个输入端，该鉴频鉴相器的另外一个输入端连接一个参考输入信号；该鉴频鉴相器的输出信号连接到所说的逻辑电平转换电路；该逻辑电平转换电路的输出连接到所说的电荷泵的输入端；该电荷泵的输出信号连接到所说的环路滤波器的输入端；该环路滤波器的输出信号连接到所说的压控振荡器的压控输入端；该压控振荡器的输出信号分为两路一路直接输出；一路反馈连接到所说的频率除法器的输入端；该频率除法器的输出信号输入到数字控制模块的输入端，使得整个频率综合器的模块形成了一个闭合环路。
本发明的特点及达到的效果本发明利用两个电源技术，一个大的电源电压用于电荷泵电路，一个小的电源电压用于频率综合器电路的除电荷泵电路以外的其它部分。不仅实现了宽的可调谐范围，小的压控振荡器电压-频率增益，而且避开了压控振荡器电流倒流的问题，同时获得低功耗的目的。这是本发明的主要特点和优点。
图2为已有的压控振荡器电路原理图。
图3为已有的典型的电荷泵和环路滤波器电路联接图。
图4为本发明的锁相环的频率综合器实施例结构框图。
图5为利用本发明，频率变化2MHz时，时域锁定过程中环路滤波器输出电压的波形图。
图6利用本发明，频率变化110MHz时，时域锁定过程中环路滤波器输出电压的波形图。
图7本发明的逻辑电平转换电路实施例结构图。
这样，信号经过图3的电荷泵和环路滤波器结构，在有逻辑电平转换电路的条件下，可以获得2-3倍于
图1架构的控制压控振荡器的电压。也即，控制压控振荡器频率变化的电压范围增大了2-3倍。于是，利用逻辑电平转换电路的架构可以获得大的调谐范围。
又因为其它电路的电源电压与电荷泵电路的电压相比要低很多，而且除电荷泵电路和环路滤波器以外的其它电路可以认为是逻辑性质的电路，在满足逻辑需要的前提下，设置这些逻辑性质电路的电源电压足够的低，则逻辑电路功耗可表示为P＝CfVdd2，其中，C表示某个结点的寄生电容，f为逻辑电路工作的频率，Vdd为逻辑电路工作的电源电压。由此可知，获得的直接利益就是整个电路的功耗很低。
同时，在本发明中，因为压控振荡器也被归入了逻辑性质电路的范畴，于是，压控振荡器的电源电压比较低，通过合理的优化设计，可获得变容二极管正极性端的电压Vb(或Va，Va和Vb是对称的)，这里，虽然Vb也因为压控振荡器电路的电流倒流现象被浪费掉了，但是从环路滤波器输出的控制电压是2-3倍于压控振荡器工作电源电压的，于是，控制压控振荡器频率变化的电压要远大于Vb的值。于是，本发明避开了压控振荡器的电流倒流问题，不仅补偿了电流倒流引起的有效的控制电压损耗，同时获得了很大的控制电压变化范围。
在某一设定的频率可调谐范围条件下，大的可调控制电压范围使得可以用小的电压-频率增益的压控振荡器获得所需要的可调谐范围。于是，就可以减小参考信号边带在输出信号频谱中的出现。
在本发明的锁相环频率综合器结构中，与图1所示相同功能模块(鉴频鉴相器，电荷泵，环路滤波器，压控振荡器，频率除法器和数字控制模块)的实施例具有很多的实现方法，如可以选择CMOS半导体工艺，双极型半导体工艺和BiCMOS半导体工艺中的任一方法进行实现，而且这些电路的拓扑结构可以在许多的经典文献中获取。因此，这些模块在这里就不一一详细叙述。
本发明中与传统的锁相环频率综合器不同的一个电路模块-----逻辑电平转换电路的实施例可采用CMOS工艺方法实现，其结构如图7所示。它出晶体管M13，M12，M5，M8，M9，M10和M11，以及电阻R2，R3组成，其中，M13，M8，M10是P型MOS晶体管，M12，M5，M9，M11是N型MOS晶体管。它的连接关系为M13的源端连接低电源电压L_VDD，它的漏端连接信号结点P1，它的栅端连接输入信号IN；M12的源端连接地GND，它的栅端和漏端连接在一起，并且连接在信号结点P1上；M5的源端连接地GND，它的漏端连接信号结点P3，它的栅端连接信号结点P1；R2连接在高电源电压H_VDD和信号结点P2之间；R3连接在信号结点P2和P3之间；M8的源端连接高电源电压H_VDD，它的漏端连接信号结点P4，它的栅端连接信号结点P2；M9的源端连接地GND，它的漏端连接信号结点P4，它的栅端连接信号结点P2；M10的源端连接高电源电压H_VDD，它的漏端连接输出端结点out，它的栅端连接信号结点P4；M10的源端连接地GND，它的漏端连接输出端结点out，它的栅端连接信号结点P4。
它的工作原理为晶体管M13，M12和M5把低电源电压(L_VDD)的逻辑电平输入信号IN转换成为电流信号，通过晶体管M5的漏端输出到信号结点P3；通过合理地选择电阻R2和R3的比值，可以使得信号结点P2的电压处于高电源电压(H_VDD)的半电压附近的位置；当输入信号IN发生逻辑变化时，由于信号结点P3电流信号的变化，使得信号结点P2的电压也就随之发生变化，在二分之一的高电源电压(H_VDD)的附近波动；M8和M9，M10和M11分别组成一个缓冲器，级联起来用于对信号结点P2的电平进行逻辑整形，最后输出一个属于高电源电压(H_VDD)的逻辑信号。
利用本发明的锁相环频率综合器电路结构，选择的低电源电压为1.8V，高电源电压为3.3V。实验结果表明在中心频率为1GHz时，可调范围为210MHz。可调范围达到了中心频率的20％。图5是利用本发明，频率变化2MHz(从986MHz变化到988MHz)时，时域锁定过程中环路滤波器输出电压Vout的波形。其横轴是时间轴，表示锁定过程中时间的刻度，单位为微秒；纵轴是电压轴，表示了环路滤波器的输出电压值，单位为电压伏。根据锁相环频率综合器的理论可知，环路滤波器的输出电压Vout保持在某一个值不变，就说明频率综合器已经锁定，压控振荡器的输出信号频率已经稳定在所需要的频率点上。图5中给出了t0，t1和t2三个时间刻度。从时间起点0到时间点t0，表示频率综合器环路从初始状态锁定到输出信号频率为986MHz时所需要的时间；从时间点t0到时间点t1，环路滤波器输出的电压值保持不变，也即表示频率综合器输出锁定后，只要控制电路模块中控制数据不发生变化，就可以一直保持输出信号稳定不变；在时间点t1，控制电路模块的控制数据发生变化，要求频率综合器锁定到频率点988MHz；从时间点t1到时间点t2，表示频率综合器环路从输出频率为986MHz重新锁定到输出信号频率为988MHz时所需要的时间；从时间点t2以后，环路滤波器的输出电压保持不变，也即表示频率综合器输出锁定后，只要控制电路模块中控制数据不发生变化，就可以一直保持输出信号稳定不变。由上可知，两个频率分别锁定在20微秒和40微秒附近。图6是利用本发明，频率变化110MHz(从1062MHz变化到952MHz)时，时域锁定过程中环路滤波器输出电压Vout的波形。其横轴是时间轴，表示锁定过程中时间的刻度，单位为微秒；纵轴是电压轴，表示了环路滤波器的输出电压值，单位为电压伏。同图5一样，图6中也给出了t0，t1和t2三个时间刻度。从时间起点0到时间点t0，表示频率综合器环路从初始状态锁定到输出信号频率为1062MHz时所需要的时间；从时间点t0到时间点t1，环路滤波器输出的电压值保持不变，也即表示频率综合器输出锁定后，只要控制电路模块中控制数据不发生变化，就可以一直保持输出信号稳定不变；在时间点t1，控制电路模块的控制数据发生变化，要求频率综合器锁定到频率点952MHz；从时间点t1到时间点t2，表示频率综合器环路从输出频率为1062MHz重新锁定到输出信号频率为952MHz时所需要的时间；从时间点t2以后，环路滤波器的输出电压保持不变，也即表示频率综合器输出锁定后，只要控制电路模块中控制数据不发生变化，就可以一直保持输出信号稳定不变。由上可知，两个频率分别锁定在100微秒和150微秒附近。
权利要求
1.一种锁相环频率综合器，包括依次连接的鉴频鉴相器、电荷泵、环路滤波器、压控振荡器、频率除法器和数字控制模块组构成一个闭合环路；其特征在于，还包括连接在鉴频鉴相器与电荷泵之间的逻辑电平转换电路，其连接关系为输入信号，所说的数字控制模块的输入端与输入信号相连；该数字控制模块的输出信号输入到所说的鉴频鉴相器的一个输入端，该鉴频鉴相器的另外一个输入端连接一个参考输入信号；该鉴频鉴相器的输出信号连接到所说的逻辑电平转换电路；该逻辑电平转换电路的输出连接到所说的电荷泵的输入端；该电荷泵的输出信号连接到所说的环路滤波器的输入端；该环路滤波器的输出信号连接到所说的压控振荡器的压控输入端；该压控振荡器的输出信号分为两路一路直接输出；一路反馈连接到所说的频率除法器的输入端；该频率除法器的输出信号输入到数字控制模块的输入端，使得整个频率综合器的模块形成了一个闭合环路。
2.如权利要求1所述的锁相环频率综合器，其特征在于，所说的逻辑电平转换电路包括多个P型MOS晶体管(M13，M8，M10)和N型MOS晶体管(M12，M5，M9，M11)，以及多个电阻(R2，R3)，其连接关系为晶体管(M13)的源端连接低电源电压，它的漏端连接信号结点P1，它的栅端连接输入信号IN；晶体管(M12)的源端连接地，它的栅端和漏端连接在一起，并且连接在信号结点P1上；晶体管(M5)的源端连接地，它的漏端连接信号结点P3，它的栅端连接信号结点P1；电阻(R2)连接在高电源电压和信号结点P2之间；电阻(R3)连接在信号结点P2和P3之间；晶体管(M8)的源端连接高电源电压，它的漏端连接信号结点P4，它的栅端连接信号结点P2；晶体管(M9)的源端连接地，它的漏端连接信号结点P4，它的栅端连接信号结点P2；晶体管(M10)的源端连接高电源电压，它的漏端连接输出端结点，它的栅端连接信号结点P4；晶体管(M10)的源端连接地，它的漏端连接输出端结点，它的栅端连接信号结点P4。
全文摘要
本发明属于无线收发机中频率综合器设计领域,涉及锁相环频率综合器,包括依次连接的鉴频鉴相器、电荷泵、环路滤波器、压控振荡器、频率除法器和数字控制模块组构成一个闭合环路;其特征在于,还包括连接在鉴频鉴相器与电荷泵之间的逻辑电平转换电路。本发明用于解决CMOS工艺全集成典型的锁相环频率综合器时遇到的频率可调范围受限的问题,它通过采用不同的两组电源使得控制压控振荡器(VCO)的电压变化范围扩展,进而获得频率综合器宽带调谐的目的。同时,它能够降低整个频率综合器的功耗,抑制环路中压控振荡器模块电路的电流倒流的现象,降低压控振荡器的电压－频率的增益,从而降低参考信号的边带在输出信号频谱中的输出功率。
文档编号H04B1/16GK1385968SQ0212342
公开日2002年12月18日 申请日期2002年6月28日 优先权日2002年6月28日
发明者李永明, 陈弘毅, 王海永 申请人:清华大学