专利名称：差动渥尔曼放大器电流型驱动器的制作方法
领域本发明一般涉及电流型驱动器，更具体地说，涉及可缩放的小功率电流型驱动器。
背景集成电路通常具有专用接口电路与其它集成电路和其它系统进行通信。一些专用接口电路采用驱动集成电路之间电流的电流型驱动器。典型的电流型驱动器包括不完全截止的输入晶体管。使这些驱动器偏置的已知方法包括使用大摆幅偏置电路。在David A Johns和KenMartin的“模拟集成电路设计”(1997)第六章中论述了大摆幅偏置电路的实例。
从一个集成电路传到另一个集成电路的信号速度越来越快。随着信号速度提高，不良“信道”的影响也会增加。用于本说明的“信道”是信号通过的任何媒体。例如，信道可由印刷电路板迹线或布置在集成电路之间的线路组成。不良信道的一种可能的影响是信号幅度的频率相关衰减。一般来说，当信号幅度随频率而变衰减时，信号随速度提高而变小。当信号过小时，集成电路之间的通信会变得不可靠。
补偿频率相关衰减的一种已知方法是在驱动器上使用预均衡。预均衡根据输出数据的频率来调整驱动器的幅度。成功的预均衡会补偿信道中的信号损耗，产生对于高频和低频数据、振幅基本上恒定的接收电压波。Ramin Farjad-Rad、Chih-Kong Ken Yang、Mark A.Horowitz以及Thomas H.Lee的“0.4μm CMOS 10Gb/s 4-PAM预加重串行链路发射器”(Vol.34，No.5，IEEE Journal of Solid-State Circuits，1999年5月)中描述了一种用于预均衡的机制。
由于上述原因，而且由于本领域的技术人员通过阅读和理解本说明会清楚的下述其它原因，本领域中需要替代的集成电路接口。
附图概述
图1说明一种具有大摆幅偏置电路的差动渥尔曼放大器电流型驱动器；图2说明一种差动渥尔曼放大器电流型驱动器；图3说明一种大摆幅偏置电路；图4说明一种具有同时双向端口电路的集成电路；以及图5说明一种并联差动渥尔曼放大器电流型驱动器。
实施例说明在对实施例的以下详细说明中参照附图，图中以举例说明的方式给出可实现本发明的特定实施例。图中，类似的标号描述若干图中基本相似的元件。对这些实施例进行足够详细的说明以使本领域的技术人员能够实践本发明。可采用其它实施例，并且只要不背离本发明的范围，可进行结构、逻辑以及电气上的变更。此外，应当理解，本发明的各种实施例虽然有所不同，但不一定相互排斥。例如，在一个实施例中描述的特定功能、结构或特征可包含在其它实施例中。因此，以下详细说明不是限制性的，本发明的范围仅由所附权利要求书以及权利要求书所授权的等效物的全部范围来限定。
图1说明一种具有大摆幅偏置电路的差动渥尔曼放大器电流型驱动器。电流驱动器100具有一对差动输入节点160、162以及一对差动输出节点164、166。在工作中，分别在差动输入节点162和160上提供数字信号及其逻辑补码“DATA”和“DATA#”。响应数字输入信号，电流出现在两个差动输出节点164和166其中之一。例如，当DATA信号为高电平以及DATA#信号为低电平时，电流信号“OUT”出现在节点164上，而没有电流出现在节点166上。当差动输入节点160和162上的输入信号处于相反状态时，没有电流出现在节点164上，但电流信号“OUT#”出现在节点166上。
电流型驱动器100包括晶体管102、104、106、108、110、112以及114。晶体管102是“尾电流”器件，它从电源节点101获取电流提供给内部节点103。晶体管102获取的电流量部分由节点105上的偏置电压来确定，这个偏置电压在图1中表示为“BIAS1”。这个偏置电压以及其它偏置电压由大摆幅偏置电路300提供。
除晶体管132和142之外，图1所示的所有晶体管均为P型金属氧化物半导线场效应晶体管(PMOSFET)，又称作PMOS晶体管。本发明的方法和装置不限于使用PMOS晶体管。例如，在一些实施例中，采用N型(NMOS)晶体管，而在另一些实施例中，则采用双极结型晶体管(BJT)。本领域的技术人员应当知道，存在大量实施例，每个实施例具有不同类型的晶体管或若干类型晶体管的组合。所有这些实施例都在本发明的范围之内。
晶体管104和106构成差动输入对，由节点116和118上的差动数据信号驱动。在工作中，节点116和118上的差动数据信号由晶体管130、132、140以及142所构成的互补金属氧化物半导线(CMOS)驱动器产生。节点116和118上的差动数据信号完全在节点101和150上的电源电压之间转变。这又称作“舷到舷摆动”。
当节点116和118的电压转变时，晶体管104和106在“截止”状态和“导通”状态之间交替转变。当晶体管截止时，它们不从源极向漏极传导电流，而导通时，它们从源极向漏极传导电流。因此，尾电流晶体管102获取的电流随输入数据信号而定在差动输入对所提供的两个路径之间切换。
晶体管104的栅极连接到节点116，源极连接到内部节点103，以及漏极连接到渥尔曼放大器节点109。同样，晶体管106的栅极连接到节点118，源极连接到内部节点103，以及漏极连接到渥尔曼放大器节点111。如上所述，由于输入差动对的切换动作，渥尔曼放大器节点109和111中每次只有一个具有稳态电流通过。例如，当节点116上的电压为高电平而118上的电压为低电平时，来自尾电流晶体管102的电流流经输入晶体管106以及节点111，输入晶体管104截止，节点109上没有电流通过。又例如，当节点116上的电压为低电平而节点118上的电压为高电平时，来自尾电流晶体管102的电流流经输入晶体管104以及节点109，输入晶体管106截止，节点111上没有电流通过。
电流型驱动器100还包括预充电晶体管108和110。当相应的渥尔曼放大器节点上没有电流通过时，预充电晶体管108和110分别对渥尔曼放大器节点109和111充电。例如，当输入晶体管104截止且节点109上没有电流通过时，预充电晶体管108导通，以及渥尔曼放大器节点109充电到“BIAS3”的电压值。又例如，当输入晶体管106截止时，预充电晶体管110导通，渥尔曼放大器节点111充电到“BIAS3”。预充电晶体管108和110是在渥尔曼放大器节点没有电流通过时对其预先充电的预充电电路的实例。在一些实施例中，采用其它预充电电路来对渥尔曼放大器节点充电。
电流驱动器100还包括渥尔曼放大器输出晶体管112和114。渥尔曼放大器输出晶体管112从源极到漏极连接在渥尔曼放大器节点109和输出节点116之间。同样，渥尔曼放大器晶体管114从源极到漏极连接在渥尔曼放大器节点111和输出节点164之间。渥尔曼放大器输出晶体管112和114通过由大摆幅偏置电路300在节点115上提供的偏置电压“BIAS2”偏置成饱和状态。
电流驱动器100的有效输出电容较小，部分是因为渥尔曼放大器输出晶体管112和114在饱和状态下工作，这对电流驱动器100的内部节点上的所有寄生电容提供高阻抗路径。电流驱动器100还具有通过渥尔曼放大器连接实现的高输出阻抗。
由于输入晶体管104和106具有舷到舷输入摆幅，因此它们的尺寸可以远远小于渥尔曼放大器输出晶体管112和114。结果，节点116和118上的栅电容能够保持较小，从而降低CMOS驱动器的动态功耗。
图2说明一种差动渥尔曼放大器电流型驱动器。电流驱动器200包括晶体管组202、204、206、208、210、212以及214。晶体管组202包括在节点105上偏置于BIAS1的尾电流器件。晶体管组204和206构成输入差动对，以及晶体管组208和210构成预充电电路。晶体管组212和214构成渥尔曼放大器输出晶体管。一般来说，对于电流型驱动器100(图1)中的每个晶体管，电流型驱动器200包括并联的晶体管组。结果，电流型驱动器200在输出上具有提高的电流驱动。在图2所示的实施例中，电流型驱动器200具有对应于电流型驱动器100中每个晶体管的四个并联晶体管，以及具有四倍的输出电流驱动。在其它实施例中，采用四个以上晶体管，电流驱动则超过电流型驱动器100的电流驱动的四倍。在其它实施例中，采用四个以下晶体管，电流驱动低于电流型驱动器100的电流驱动的四倍。
在图2所示的实施例中，晶体管组208和210各包括四个并联晶体管以构成预充电电路。在这些实施例中，预充电电路提供的内部电容值按照与电流驱动相同的方式缩放。在其它实施例中，晶体管组208和210包括与其余晶体管组不同数量的晶体管。例如，在一些实施例中，晶体管组202、204、206、212以及214具有四个晶体管，如图2所示，但晶体管组208和210各具有单个晶体管，如图1所示。在具有单个预充电晶体管的实施例中，渥尔曼放大器节点上的电容减少，没有损害提高的电流驱动。
图3说明一种大摆幅偏置电路。大摆幅偏置电路300包括晶体管302、304、306以及308。晶体管302和304是二极管连接的。本文所用的术语“二极管连接”是指将栅极和漏极连接在一起的晶体管，如晶体管302和304。各晶体管302和304与电流源串联，从电源节点101上的电压产生一个偏置电压，作为二极管连接的晶体管上的电压降。晶体管302上的电压降用来产生节点113上的BIAS3，晶体管304上的电压降用来产生节点115上的BIAS2。
晶体管306“环绕”晶体管308进行二极管连接。本文所用的术语“环绕......二极管连接”描述一种二极管连接的晶体管，其中另一个晶体管从源极到漏极连接在上述二极管连接的晶体管的漏极和栅极之间。晶体管306和308的组合与电流源串联，节点105上的偏置电压BIAS1由晶体管306和308上的电压降来产生。
晶体管308的栅极上施加了固定电压。在图3所示的实施例中，晶体管308的栅极处于地电位。大摆幅偏置电路300中的电流309流经与栅极处于地电位的晶体管308串联的偏置晶体管306。同样，驱动器100中的尾电流路径包括尾电流晶体管102，它与差动输入晶体管104或106其中之一导通时栅极处于地电位的输入晶体管串联，因为输入晶体管的栅极因CMOS驱动器的驱动而完全处于地电位。这种配置近似地匹配驱动器100(图1)和偏置电路300之间的直流(DC)工作点，以便实现偏置和驱动器之间的电流匹配。
图4说明一种具有同时双向端口电路的集成电路。所示集成电路400具有连接到导线430和432的同时双向端口电路。在图4所示的实施例中，导线430和432是具有特性阻抗Z0的传输线。集成电路400采用两个导线430和432与其它集成电路(未标出)同时进行双向通信。在一些实施例中，集成电路400中存在多个同时双向端口，以及总线由集成电路之间的多对导线组成。下面说明集成电路400中的同时双向端口电路及其操作。
集成电路400包括复用器408、电流型输出驱动器412、电流型返回驱动器414、差动接收器424以及端接电阻器416和418。节点402上的输出数据是在集成电路400内产生的数据，它要通过导线430和432传送，由另一个集成电路(未标出)接收。复用器408接收节点402上的输出数据以及节点406上的预均衡数据。复用器408在节点410上驱动输出数据和预均衡数据的组合。在节点410上驱动的预均衡数据的量由节点407上的均衡选择数据来选择。延迟匹配电路405接收节点402上的输出数据，并在节点403上产生延迟形式。延迟匹配电路405提供完全等于复用器408的延迟的延迟量。
电流型输出驱动器412接收节点403上的输出数据以及节点410上的输出数据和预均衡数据的组合，并驱动差动数据线420。差动数据线420在差动数据节点440处离开集成电路400，驱动导线430和432。在一些实施例中，差动数据节点440是连接到包括集成电路400的封装的集成电路焊盘。差动数据线420还反馈到集成电路400，并驱动差动接收器420的差动输入节点。电流型返回驱动器414驱动差动数据线422。差动数据线422不驱动集成电路400外的节点，但反馈到集成电路400中以驱动差动接收器420的第二差动输入节点。
节点403和410上的数据可将电流型输出驱动器412和电流型返回驱动器414驱动到多种逻辑状态之一。驱动器412和414是电流驱动器，它们包括多个并联配置的较小电流驱动器。驱动器412和414的示例实施例在图5中详细说明。电流型输出驱动器412根据节点403和410上的数据的逻辑状态在差动数据线420之间切换电流。同样，电流型返回驱动器414根据同样的逻辑状态在差动数据线422之间切换电流。
如上所述，差动接收器424具有两组差动输入节点，一组连接差动数据线420，另一组连接差动数据线422。差动数据线420包括由集成电路400和连接导线430、432的其它集成电路所驱动的数据。相反，数据线422仅包括由集成电路400驱动的数据。差动接收器424从差动数据线420上的差动电压减去差动数据线422上的差动电压，以便在节点426上产生输入数据。节点426上的输入数据表示通过同时双向接口从连接集成电路400的不同集成电路发送的输出数据。
在一些实施例中，复用器408为驱动器412和414提供输出数据和预均衡数据。在这些实施例中，节点410包括多个物理节点。例如，在一些实施例中，复用器408将多个物理节点上的输出数据以及预均衡数据的复制品驱动到驱动器124和126。预均衡数据用于驱动器412中以调整双向数据线420上的输出电流驱动的幅度，从而补偿导线430和432中的信道变化。例如，如果高频信号在导线430和432中衰减，则当输出数据在较高频率改变时，电流型输出驱动器412能够利用预均衡数据来驱动较高振幅。
在一些实施例中，集成电路400中的同时双向端口电路执行可变均衡。在这些实施例中，节点407上的均衡选择数据设置由复用器408提供的均衡量。复用器408能够提供所有输出数据、所有预均衡数据或者二者的混合。
如上所述，驱动器412和414是电流型驱动器，它们根据输入节点的逻辑状态在输出节点之间切换电流。电流型输出驱动器412驱动差动数据线420上的差动电流。此差动电流端接于导线430和432的特性阻抗(Z0)、电阻器416的电阻(R1)。因此，电流型输出驱动器412端接于等于Z0和R1的并联组合的阻抗。相反，电流型返回驱动器414驱动差动数据线422，它仅端接于具有电阻值R2的电阻器418。
在一些实施例中，电阻器416和418的电阻值结合驱动器412和414的电流驱动进行修改，以便在差动接收器424的输入上提供电压缩放。例如，在一些实施例中，R2的电阻值高于R1和Z0的并联组合，从而允许电流型返回驱动器414提供较少电流驱动，同时保持差动接收器424上用于比较的适当电压电平。
集成电路400可以是能够包含同时双向端口电路的任何类型的集成电路。例如，集成电路400可以是处理器，诸如微处理器、数字信号处理器、微控制器等等。集成电路400也可以是不同于处理器的集成电路，诸如专用集成电路(ASIC)、通信装置、存储控制器或者诸如动态随机存取存储器(DRAM)之类的存储器。
图5说明并联差动渥尔曼放大器电流型驱动器。电流型输出驱动器412包括12个并联驱动器200。图2中更详细地说明了驱动器200。电流型返回驱动器414包括12个并联驱动器100。图1中更详细地说明了驱动器100。在图5所示的实施例中，电流型输出驱动器412中的12个驱动器200中的七个由节点403上的输出数据来驱动，12个驱动器200其中的五个由来自节点410上的复用器408的数据来驱动。同样，电流型输出驱动器414中的12个驱动器100中的七个由节点403上的输出数据来驱动，12个驱动器100中的五个由来自节点410上的复用器408的数据来驱动。
在图5的实施例中，各电流型驱动器412和414中的七个驱动器始终驱动差动数据线420和422上的输出数据。另一方面，各电流型驱动器412和414中的五个驱动器可根据节点407(图4)上的均衡选择数据的状态来驱动输出数据或者预均衡数据。由于复用器408可以用预均衡数据驱动不同数量的驱动器，因此可实现可变的预均衡。在图5的实施例中，可通过以预均衡数据驱动零到五之间的驱动器100和200，可提供六级预均衡。六个等级提供0dB、1.5dB、3.5dB、6dB、9.5dB以及16dB的预均衡。一般来说，电流型输出驱动器412和414可分别包括任何数量的驱动器200和100，以便提供预均衡的范围和分辨率。
各驱动器100具有等于各驱动器200的驱动的1/4的输出电流驱动能力。结果，电流型输出驱动器412的电流驱动等于电流型返回驱动器414的电流驱动的四倍。通过改变驱动器200(图2)的各组中晶体管数量，可实现驱动器412和414之间的精确电流缩放。
应当理解，以上描述只是说明性而不是限制性的。通过阅读和理解以上描述，本领域的技术人员将会十分清楚其它许多实施例。因此，本发明的范围应当参照所附权利要求书以及权利要求书所授权的等效物的全部范围来确定。
权利要求
1.一种电流型驱动电路，包括差动输出节点对；连接在所述差动输出节点对和内部渥尔曼放大器节点对之间的渥尔曼放大器输出电路；以及预充电电路对，对所述渥尔曼放大器节点对预先充电。
2.如权利要求1所述的电流型驱动电路，其特征在于，所述预充电电路对中的每一个电路包括晶体管，用于当没有电流经过时对所述相应的内部渥尔曼放大器节点预先充电。
3.如权利要求1所述的电流型驱动器，其特征在于还包括连接所述内部渥尔曼放大器节点对的差动输入晶体管对，所述差动输入晶体管对具有连接差动输入信号节点对的控制节点。
4.如权利要求3所述的电流型驱动器，其特征在于，所述预充电电路对包括具有连接所述差动输入信号节点对的控制节点的晶体管。
5.如权利要求3所述的电流型驱动器，其特征在于还包括连接在电源节点和所述差动输入晶体管对之间的尾电流晶体管。
6.如权利要求5所述的电流型驱动器，其特征在于还包括偏置电路，对所述尾电流晶体管进行偏置，所述偏置电路包括栅极处于固定电位的第一晶体管以及环绕所述第一晶体管进行二极管连接的第二晶体管。
7.如权利要求3所述的电流型驱动器，其特征在于还包括连接所述差动输入晶体管对的所述控制节点的CMOS驱动器。
8.如权利要求1所述的电流型驱动器，其特征在于，所述渥尔曼放大器输出电路包括在内部渥尔曼放大器节点和输出节点之间并联的多个渥尔曼放大器晶体管。
9.如权利要求8所述的电流型驱动器，其特征在于还包括连接所述内部渥尔曼放大器节点对的差动输入级，所述差动输入级包括第一组的多个并联晶体管以及第二组的多个并联晶体管。
10.一种集成电路，包括差动接收器，具有第一和第二差动输入节点；第一电流型驱动器，具有连接输出数据节点的输入节点以及连接所述差动接收器的所述第一差动输入节点的差动输出节点；以及第二电流型驱动器，具有连接所述输出数据节点的输入节点以及连接所述差动接收器的所述第二差动输入节点的差动输出节点；其中所述第一电流型驱动器包括对应于所述第二电流型驱动器中的每个晶体管的多个并联晶体管。
11.如权利要求10所述的集成电路，其特征在于，所述集成电路包括至少一个集成电路焊盘，以及所述第一电流型驱动器差动输出节点连接所述至少一个集成电路焊盘。
12.如权利要求10所述的集成电路，其特征在于，所述第二电流型驱动器包括连接在所述差动输出节点和渥尔曼放大器节点对之间的渥尔曼放大器输出晶体管；以及预充电电路对，用于对所述渥尔曼放大器节点对预先充电。
13.如权利要求12所述的集成电路，其特征在于，所述第二电流型驱动器还包括连接在所述输出数据节点和所述渥尔曼放大器节点对之间的差动输入晶体管对。
14.如权利要求13所述的集成电路，其特征在于还包括连接到所述输出数据节点的CMOS驱动器，用于将数据驱动到所述第一和第二电流型驱动器。
15.如权利要求13所述的集成电路，其特征在于还包括连接在上部电源节点和所述差动输入晶体管对之间的尾电流器件。
16.如权利要求15所述的集成电路，其特征在于还包括大摆幅偏置电路，对所述尾电流器件进行偏置。
17.如权利要求16所述的集成电路，其特征在于，所述大摆幅偏置电路包括第一晶体管，它的栅极连接到固定电压节点；以及环绕所述第一晶体管进行二极管连接的第二晶体管，所述第二晶体管的栅极连接所述尾电流器件。
18.一种大摆幅偏置电路，包括第一晶体管，它的栅极连接到固定电位；以及环绕所述第一晶体管进行二极管连接的第二晶体管，所述第二晶体管提供第一偏置电压。
19.如权利要求18所述的大摆幅偏置电路，其特征在于还包括第三和第四个二极管连接的晶体管，提供第二和第三偏置电压。
20.如权利要求18所述的大摆幅偏置电路，其特征在于，所述第一晶体管是PMOS器件，它的栅极连接到地电位节点。
21.如权利要求20所述的大摆幅偏置电路，其特征在于，所述第二晶体管是PMOS器件，它的源极连接到正电源电压节点，漏极连接到所述第一晶体管的源极，栅极连接到所述第一晶体管的漏极，所述第二晶体管的栅极是所述大摆幅偏置电路的输出。
22.如权利要求21所述的大摆幅偏置电路，其特征在于还包括连接到所述第一晶体管的漏极的电流源。
23.一种电流型驱动器，包括差动输入节点对和差动输出节点对；尾电流晶体管，连接在电源电压节点和第一节点之间，所述尾电流晶体管的栅极连接到第一偏置节点；差动输入晶体管对，连接在所述第一节点和渥尔曼放大器节点之间，所述差动输入晶体管对的栅极连接到所述差动输入节点对；渥尔曼放大器输出晶体管对，连接在所述渥尔曼放大器节点对和所述差动输出节点对之间，所述渥尔曼放大器输出晶体管对的栅极连接到第二偏置节点；以及预充电电路对，用于将所述渥尔曼放大器节点预先充电到第三偏置节点上的电压。
24.如权利要求23所述的电流型驱动器，其特征在于还包括大摆幅偏置电路，用于在所述第一、第二以及第三偏置节点上产生偏置电压。
25.如权利要求24所述的电流型驱动器，其特征在于，所述大摆幅偏置电路包括第一晶体管，它的栅极连接到固定电压；以及环绕所述第一晶体管进行二极管连接的第二晶体管，所述第二晶体管的栅极连接到所述第一偏置节点。
26.如权利要求23所述的电流型驱动器，其特征在于，所述预充电电路均包括晶体管，其源极和漏极连接在相应的渥尔曼放大器节点和所述第三偏置节点之间，其栅极连接到所述差动输入节点对中的一个节点。
27.如权利要求26所述的电流型驱动器，其特征在于还包括一对CMOS驱动器，用于驱动所述差动输入节点对。
全文摘要
电流型驱动器包括尾电流器件、差动输入晶体管对、渥尔曼放大器输出晶体管以及对差动输入晶体管对和渥尔曼放大器输出晶体管之间的渥尔曼放大器节点充电的预充电电路。电流型驱动器由交替使输入晶体管导通和截止的CMOS驱动器来驱动。大摆幅偏置电路为电流型驱动器提供偏置电压。尾电流器件的此偏置电压近似匹配，以便提供偏置电路和电流型驱动器之间的电流匹配。
文档编号H04L25/02GK1535500SQ02811963
公开日2004年10月6日 申请日期2002年3月29日 优先权日2001年4月16日
发明者S·穆内, A·马丁, S 穆内 申请人:英特尔公司