专利名称：异步复制保护检测器的制作方法
背景技术：
发明领域本发明总的涉及视频系统，更具体地，涉及用于这样的系统的异步复制保护检测器，它尤其能够不利用水平和/或垂直同步信号而检测视频信号中伪同步脉冲的存在。
背景信息复制保护技术常常在视频工业用来防止生产未授权的视频复制品。这样的复制保护技术之一包括把伪同步脉冲插入到每个视频场的某些行中。当包括这样的脉冲的视频信息被复制时，这些脉冲使得在最终得到的复制品中出现同步问题。能够进行上述类型的复制保护的产品是由诸如Macrovision公司在市场上销售的。
在许多视频系统中，必须检测在视频信号中伪同步脉冲的存在，以便禁止进行这种记录过程。例如，某些视频系统在某些信号处理功能期间可以从视频信号剥除这样的伪同步脉冲。然而，如果这样的其中剥除了伪同步脉冲的视频信号要从视频系统输出用于记录运行，则伪同步脉冲必须首先被重新插入到视频信号，以便最终得到的复制品是复制保护的。因此，视频系统常常必须检测在视频信号中这样的伪同步脉冲的存在。
在某些现有的视频系统中，包括了用于检测存在伪同步脉冲的电路。具体地，某些视频系统包括具有水平和垂直同步电路的视频处理集成电路(“IC”)，诸如水平锁相环(“HPLL”)、行计数器、和垂直同步检测器。这样的同步电路被包括在例如Philips SAF7113H型号视频输入处理器IC中。被包括在这种类型的IC中的同步电路利用被包括在复合视频信号中的水平和垂直同步信号。因此，这样的电路使得伪同步脉冲的检测相当简单，因为水平和垂直同步信号提供稳定的参考定时点。然而，当在缺乏上述的类型的同步电路的视频系统中需要检测伪同步脉冲时，添加这些电路的花费会是价格过高的。
因此，需要避免上述的问题的视频系统，因而它能够不需要高价的电路或利用被包括在复合同步信号中的水平和/或垂直同步信号来检测视频信号中的伪同步脉冲的存在。本发明解决这些和其他问题。
发明概要按照本发明，视频系统包括检测电路和定时电路。检测电路用来根据至少一个定时信号检测在复合同步信号中的伪同步脉冲。定时电路不利用复合同步信号内的同步信息就能生成至少一个定时信号。
附图简述当结合附图参照以下的本发明的实施例的描述，将更明白本发明的上述的和其他特性与优点以及得到它们的方式，和更好地了解本发明，图上
图1是包括按照本发明的原理的异步复制保护检测器的示例性视频系统；图2是图1的异步复制保护检测器的第一示例性检测电路；图3是图1的异步复制保护检测器的第二示例性检测电路；图4是图1的异步复制保护检测器的第三示例性检测电路；图5A到5C是图1的异步复制保护检测器的示例性定时电路；以及图6是显示包括伪同步脉冲的复合同步信号的示例图。
这里阐述的举例用来说明本发明的优选实施例，但这样的举例无论如何不被看作为对本发明的范围的限制。
优选实施例详细描述现在参照附图，更具体地参照图1，图上显示包括按照本发明的原理的异步复制保护检测器200的示例性视频系统100的图。图1的视频系统100可被体现为，例如，电视信号接收机，机顶盒，盒式磁带录像机(“VCR”)，数字通用盘(“DVD”)放像机，视频游戏机，个人视频记录器(“PVR”)或具有视频处理功能的任何其他系统。
在图1上，视频系统100用来接收来自外部源(未示出)的视频信号，以及从其中提取复合同步信号。视频系统100包括异步复制保护检测器200，用于接收和处理复合同步信号DIG_SYNC，以便检测其中伪同步脉冲的存在。正如这里以前指出的，这样的伪同步脉冲常常被编码在视频信号中，作为用于提供复制保护的手段。异步复制保护检测器200生成输出信号MV_FOUR_FIELD，表示它的检测运行的结果。正如这里将说明的，异步复制保护检测器200包括检测电路200A到200C和定时电路200D到200F。异步复制保护检测器200例如可被包括在一个或多个IC中。虽然图1上未示出，但视频系统100也可包括其他部件，诸如其他IC和其他电的和非电的部件。
正如这里将说明的，异步复制保护检测器200使得视频系统100能够不利用复合同步信号内的同步信息而检测在复合同步信号中伪同步脉冲的存在。也就是，异步复制保护检测器200的运行不是以传统的方式被相位和/或频率锁定到水平和/或垂直同步信号的。因此，可以不用使用昂贵的水平和/或垂直同步电路，诸如HPLL，行计数器和垂直同步检测器，而检测伪同步脉冲。
仅仅为了举例和说明，异步复制保护检测器200在这里被描述为用于检测特定的复制保护方案，其中伪同步脉冲被插入在每个图像场的8个接连的行中(例如，场1的行10到17，以及场2的行273到280)。然而，本发明的原理不仅仅限于检测这个特定的复制保护方案。因此，本领域技术人员将会看到，本发明的原理也可被利用来检测其他复制保护方案，诸如伪同步脉冲被插入在每个图像场的不同数目的行中这样的复制保护方案。
参照图2，图上显示图1的异步复制保护检测器200的第一示例性检测电路200A。在图1中，电路200A作为低通滤波器/二次采样器运行，以及包括乘法器21、加法器22、限幅器23、D型触发器24、除法器25、减法器26、比较器27、以及D型触发器28。在图2中，信号线上面显示的数目代表在示例性实施例中相应的信号线上发送的比特的数目。这些数目无论如何不打算是限制性的。另外，在图2上，其旁边有星号(“*”)的信号线代表无正负号的信号(即，既没有正的也没有负的指示符的信号)。
在示例的运行模式中，乘法器21从诸如同步(“sync”)限幅器(未示出)的源接收复合同步信号，即，DIG_SYNC信号。正如在视频技术中已知的，复合同步信号包括水平和垂直同步信号，以及它是模拟视频信号的标准分量。按照示例性实施例，DIG_SYNC信号是1比特信号，表示为一个脉冲串，它在每个水平行期间呈现5μs的逻辑高状态和60μs的逻辑低状态。DIG_SYNC信号例如可以按照27MHz的时钟频率输入到乘法器21。
乘法器21把DIG_SYNC信号乘以16的数值，生成和输出相乘的信号。减法器26接收来自乘法器21的相乘的信号，以及把它加到反馈信号上，由此生成和输出一个和信号。限幅器23接收来自加法器22的和信号，以及对其执行限幅操作，输出具有限幅值的输出信号。按照示例性实施例，限幅器23的输出信号被限制为511的数值(即，29-1)。D型触发器24接收限幅器23的输出信号，并按27MHz的示例性时钟频率的时钟输入，由此提供输出信号。除法器25接收来自D型触发器24的输出信号，以及按照示例性实施例，把该数值除以16，由此生成和输出被相除的信号。减法器26接收来自D型触发器24的输出信号和来自除法器25的被相除的信号，以及从D型触发器24的输出信号的数值减去被相除的信号的数值，由此生成和输出加到加法器22的反馈信号。比较器27也接收来自除法器25的被相除的信号，以及按照示例性实施例，确定被相除的信号的数值是否大于或等于8。当被相除的信号的数值大于或等于8时，比较器27生成具有逻辑高状态的输出信号。D型触发器28接收来自比较器27的输出信号，并按subsample_en信号的时钟输入，由此输出一个二次采样的信号，它是电路200A的输出信号。关于subsample_en信号的进一步的细节将在后面参照图5A给出。
参照图3，图上显示图1的异步复制保护检测器200的第二示例性检测电路200B。如图3所示，电路200B包括匹配滤波器31、与门32、上行计数器33，比较器34、倒相器35、以及D型触发器36。在图3上，信号线上面显示的数目代表在示例性实施例中相应的信号线上发送的比特的数目。这些数目无论如何不打算是限制性的。另外，在图2上，其旁边有星号(“*”)的信号线代表无正负号的信号(即，既没有正的也没有负的指示符的信号)。
在示例的运行模式中，匹配滤波器31接收从图2的异步复制保护检测器200的电路200A输出的二次采样的信号。匹配滤波器31根据subsample_en信号把二次采样的信号的比特顺序与预定的比特图案进行比较。具体地，预定的比特图案的每个表示相应于有2个伪同步脉冲存在的信号图形。按照示例性实施例，预定的比特图案包括以下的比特序列“00×1×000×1×000”，“00×1×0000×1×00”和“00×1×00000×1×0”，其中“×”代表“无关”逻辑状态。因此，当二次采样的信号的顺序的比特与预定的比特图案的1对应时，匹配滤波器31生成逻辑高状态的输出信号，以表示在给定的水平行时间间隔内检测到2个伪同步脉冲。
与门32接收来自匹配滤波器31的输出信号，subsample_en信号和反馈信号，以及对它们执行逻辑“与”运算，生成输出信号。按照示例性实施例，当来自匹配滤波器31的输出信号表示在与水平行额定时间间隔相应的给定的时间间隔内检测到2个伪同步脉冲时，与门32生成逻辑高状态的输出信号。上行计数器33接收来自与门32的输出信号，并按照示例性实施例，对从与门32接收的逻辑高信号的数目计数，以及生成相应的计数信号。具体地，从上行计数器33输出的计数信号具有这样的计数值，它代表匹配滤波器31在与水平行额定时间间隔相应的给定的时间间隔内检测到2个伪同步脉冲的次数。上行计数器33根据line-en信号复位，该信号标称地表示水平行额定时间间隔。关于line_en信号的进一步的细节将在后面参照图5B给出。
比较器34接收来自上行计数器33的计数信号，以及按照示例性实施例，把由计数信号表示的计数值与数值2进行比较。也就是，比较器34确定匹配滤波器在相应于水平行额定时间间隔的给定的时间间隔内是否两次检测到2个伪同步脉冲。当由上行计数器33的计数信号代表的计数值等于2时，比较器34生成逻辑高状态的输出信号。倒相器35接收比较器34的输出信号并将它反相，由此生成并输出反馈信号到与门32。
D型触发器36也接收比较器34的输出信号，并用line_en信号作为时钟输入，由此输出mv_line信号，它是电路200B的输出信号。按照示例性实施例，当在相应于水平行的额定时间间隔的给定的时间间隔内两次检测到2个伪同步脉冲时，mv_line信号呈现逻辑高状态。
参照图4，图上显示图1的异步复制保护检测器200的第三示例性检测电路200C。如图4所示，电路200C包括有限制的上/下行计数器41、比较器42、SR型触发器43、和D型触发器44。在图4中，信号线上面显示的数目代表在示例性实施例中相应的信号线上发送的比特的数目。这些数目无论如何不打算是限制的。另外，在图2上，其旁边有星号(“*”)的信号线代表无正负号的信号(即，既没有正的也没有负的指示符的信号)。
在示例的运行模式中，限制上/下行计数器41接收从图3的异步复制保护检测器200的电路200B输出的mv_line信号。限制上/下行计数器41被line_en信号控制为是否能工作，以及根据mv_line信号的逻辑状态向上或向下地计数。按照示例性实施例，限制上/下行计数器41在mv_line信号呈现逻辑高状态的每个时间间隔向上计数1，以及在mv_line信号呈现逻辑低状态的每个时间间隔向下计数1。而且，限制上/下行计数器41的计数值优选地限制在从0到7的数值范围内。限制上/下行计数器41生成和输出具有代表它的计数操作的计数值的计数信号。
比较器42接收来自限制上/下行计数器41的计数信号，以及按照示例性实施例，把由计数信号代表的计数值与数值6进行比较。当由限制上/下行计数器41的计数信号代表的计数值大于或等于6时，比较器42生成逻辑高状态的输出信号。SR型触发器43在它的“S”端接收比较器42的输出信号和在它的“R”端接收four_field_en信号，并相应地生成输出信号。four_field_en信号代表4个场的额定时间间隔。关于four_field_en信号的进一步的细节将在后面参照图5C给出。
D型触发器44接收SR型触发器43的输出信号，并用four_field_en信号作为时钟输入，由此输出MV_FOUR_FIELD信号，它是异步复制保护检测器200的输出信号。按照示例性实施例，MV_FOUR_FIELD信号每过66.75毫秒被更新，以及当限制上/下行计数器41的计数值在4场测量间隔期间任何时间等于或超过6时，MV_FOUR_FIELD信号呈现逻辑高状态。按照本发明的原理，当MV_FOUR_FIELD信号处在逻辑高状态时，就假设伪同步脉冲在每个图像场的8个接连的行中存在。
参照图5A到5C，图上分别显示图1的异步复制保护检测器200的示例性定时电路200D到200F。如图5A到5C所示，定时电路200D到200F包括分别用于生成subsample_en信号、line_en信号、和four_field_en信号的电路。关于定时电路200D到200F的进一步的示例性细节将在后面给出。
在图5A上，定时电路200D包括上行计数器51、比较器52和D型触发器53。按照示例性实施例，上行计数器51按照27MHz时钟频率执行计数运算，由此生成代表计数值的计数信号。比较器52接收来自上行计数器51的计数信号，以及把由计数信号代表的计数值与数值31进行比较。按照示例性实施例，当由上行计数器51的计数信号代表的计数值等于31时，比较器52生成逻辑高状态的输出信号。D型触发器53接收比较器52的输出信号，并用27MHz时钟频率作为时钟输入，由此输出subsample_en信号。这样，subsample_en信号在27MHz时钟频率的每第32个时钟周期呈现逻辑高状态。
在图5B上，定时电路200B包括上行计数器54、比较器55和与门56。按照示例性实施例，上行计数器54按照由图5A的定时电路500生成的subsample_en信号执行按模54的计数运算，由此生成代表计数值的计数信号。具体地，上行计数器54在每次subsample_en信号呈现逻辑高状态时向上计数1，由此以重复的方式从0计数到53(即，0，1，2...53，0，1...53，0，1，2...)。比较器55接收来自上行计数器54的计数信号，以及把由计数信号代表的计数值与数值53进行比较。当由上行计数器54的计数信号代表的计数值等于53时，比较器55生成逻辑高状态的输出信号。与门56接收来自比较器55的输出信号和subsample_en信号，并对它们执行逻辑“与”运算，由此生成line_en信号。这样，line_en信号在每第54次subsample_en信号呈现逻辑高状态时，呈现逻辑高状态，以及由此近似相应于图像场的1行的时间间隔。
在图5C上，定时电路200F包括上行计数器57、比较器58和与门59。按照示例性实施例，上行计数器57按照由图5B的定时电路540生成的line_en信号执行按模-1043计数运算，由此生成代表计数值的计数信号。具体地，上行计数器57在每次line_en信号呈现逻辑高状态时向上计数1，由此以重复的方式从0计数到1042(即，0，1，2...1042，0，1...1042，0，1，...)。比较器58接收来自上行计数器57的计数信号，以及把由计数信号代表的计数值与数值1042进行比较。当由上行计数器57的计数信号代表的计数值等于1042时，比较器58生成逻辑高状态的输出信号。与门59接收来自比较器58的输出信号和line_en信号，并对它们执行逻辑“与”运算，由此生成four_field_en信号。这样，four_field_en信号在每第1043次line_en信号呈现逻辑高状态时，呈现逻辑高状态，以及由此近似相应于4个图像场的时间间隔。
参照图6.图上显示包括伪同步脉冲的复合同步信号的示例图600。具体地，图6显示在图像的1个水平行内包括一个水平同步脉冲601与多个伪同步脉冲602的复合同步信号。正如这里描述的，这样的伪同步脉冲602可以按照本发明被检测。具体地，本发明有利地不利用复合同步信号内的同步信息而检测复合同步信号中这样的伪同步脉冲602。因此，不用利用昂贵的水平和/或垂直同步电路，诸如HPLL、行计数器、和垂直同步检测器而可检测伪同步脉冲。虽然本发明生成近似于行和场时间间隔的定时信号，但这样的定时信号决不锁定在水平和/或垂直同步信号。
这里描述的本发明具体地可应用于各种或者带有或者不带有显示设备的视频系统。因此，如这里使用的词组“视频系统”打算包括各种类型的系统或设备，这包括但不限于，含有显示设备的电视机或监视器，以及系统和设备，诸如机顶盒、VCR、DVD放像机、视频游戏机、PVR或其他可能不包括显示设备的视频系统。
虽然本发明被描述为具有优选的设计，但本发明可以在本揭示内容的精神和范围内进一步被修正。所以，本申请打算覆盖通过使用本发明的一般原理对本发明的任何改变、使用、或调整。而且，本申请打算覆盖来自与本发明有关的技术上已知的或惯用的实践以及属于附属权利要求的限制范围内的、与本揭示内容的这样的偏离。
权利要求
1.视频系统(100)，包括检测电路(200A-200C)，用来根据至少一个定时信号检测在复合同步信号中的伪同步脉冲；定时电路(200D-200F)，用来生成至少一个定时信号；以及其中至少一个定时信号是不利用复合同步信号内的同步信息而生成的。
2.权利要求1的视频系统(100)，其中检测电路(200A-200C)包括用来检测表示伪同步脉冲的至少一个预定的比特图案的滤波器(31)。
3.权利要求1的视频系统(100)，其中检测电路(200A-200C)用来检测在图像场的多个接连的行中每一行的伪同步脉冲。
4.权利要求1的视频系统(100)，其中该至少一个定时信号包括多个定时信号。
5.权利要求4的视频系统(100)，其中该定时信号之一(line_en)近似于与图像场的一行对应的时间间隔。
6.权利要求5的视频系统(100)，其中该定时信号之一(four_field_en)近似于与多个图像场对应的时间间隔。
7.权利要求4的视频系统(100)，其中该定时信号之一(four_field_en)近似于与多个图像场对应的时间间隔。
8.异步检测器(200)，包括用于根据至少一个定时信号检测在复合同步信号中的伪同步脉冲的装置(200A-200C)；用于生成至少一个定时信号的装置(200D-200F)；以及其中至少一个定时信号是不利用复合同步信号内的同步信息而生成的。
9.权利要求8的异步检测器(200)，其中检测装置(200A-200C)包括用于检测代表伪同步脉冲的至少一个预定的比特图案的装置(31)。
10.权利要求8的异步检测器(200)，其中检测装置(200A-200C)检测在图像场的多个接连的行中每一行的伪同步脉冲。
11.权利要求8的异步检测器(200)，其中该至少一个定时信号包括多个定时信号。
12.权利要求11的异步检测器(200)，其中定时信号之一(line_en)近似于与图像场的一行对应的时间间隔。
13.权利要求12的异步检测器(200)，其中定时信号之一(four_field_en)近似于与多个图像场对应的时间间隔。
14.权利要求11的异步检测器(200)，其中定时信号之一(four_field_en)近似于与多个图像场对应的时间间隔。
15.一种用于在视频系统中异步地检测复制保护方案的方法，包括以下步骤根据至少一个定时信号检测在复合同步信号中与复制保护方案有关的伪同步脉冲；以及生成至少一个定时信号而不利用复合同步信号内的同步信息。
16.权利要求15的方法，其中检测步骤包括检测表示伪同步脉冲的至少一个预定的比特图案。
17.权利要求15的方法，其中检测步骤包括检测在图像场的多个接连的行中每一行的伪同步脉冲。
18.权利要求15的方法，其中该至少一个定时信号包括多个定时信号。
19.权利要求18的方法，其中定时信号之一(line_en)近似于与图像场的一行对应的时间间隔。
20.权利要求19的方法，其中定时信号之一(four_field_en)近似于与多个图像场对应的时间间隔。
21.权利要求18的方法，其中定时信号之一(four_field_en)近似于与多个图像场对应的时间间隔。
全文摘要
视频系统(100)包括检测电路(200A－200C)，用来根据至少一个定时信号检测在复合同步信号中的伪同步脉冲。定时电路(200D－200F)用来生成至少一个定时信号而不利用复合同步信号内的同步信息。
文档编号H04N5/913GK1605195SQ02824918
公开日2005年4月6日 申请日期2002年12月9日 优先权日2001年12月14日
发明者M·F·拉姆雷奇, J·A·哈格 申请人:汤姆森许可公司