专利名称：测量时钟信号精确度的系统及方法
技术领域：
本发明涉及数字通信领域，且尤其涉及一种例如在网络中测量定时精确度的方法。
在一个网络中，需要定时来达到某些最小的可适用标准。这些标准的例子例如能够在CCITT、ETSI和Bellcore标准中找到。可是，在实际网络中很少进行时钟的实时检查，因为完成该工作的设备是非常昂贵的。
图1示出了一个用于测量抖动的典型电路。呼入信号(出自于某些网络部分)首先由一个锁相环(PLL)滤波，从而呈现没有抖动的正确的基准频率。经过这种滤波的频率与未滤波的信号进行相位比较。相位检测器把呼入信号映射成为一组差频与和频，其中只有f1～f2是所关心的信号。通过使用一个低通滤波器(LPF)，可捕获该信号并随后将其转换为一个数字信号。该数字化信号可以显示，从而提供抖动测量值。
本发明测量方法的最大精确度由若干因素来确定。锁相环中所内含的低通滤波器设定能够被测量到的最小频率。低于该频率，则锁相环几乎不留下要跟踪的信号。模数转换器(ADC)的精确度是对于精确度的一个限制。诸如相位检测器的噪音和锁相环的噪声之类的其它因素也可能很重要。
根据本发明，构造了一种用于测量时钟信号精确度的电路，该电路包括第一数字锁相环，其接收输入信号并且提供输出信号；第二数字锁相环，在其输入端接收来自所述第一锁相环的所述输出信号；一个测量端子，用于提供测量信号；和一个多路复用器，用于把所述测量端子选择性地连接到所述电路中的一个信号提取点。
在存在少量抖动时，该双锁相环具有更可预测的特性。捕获锁相环的量化导致非线性效应，而该非线性效应自身作为一种特性表现为其在尺寸方面受限但却是不可预测的(不规则特性)。可以用捕获锁相环的低通频率的有限变化来建立这些不可预测效应的模型。双锁相环结构通常具有这样的性质输出锁相环的低通频率低得足以抑制讨厌的频率。
输出锁相环不被捕获锁相环的非线性所干扰。由于输出锁相环未引入另一量化级，所以输出锁相环可以精确地并且可预测地工作。
多路复用器允许根据具体的要求而从电路中的不同点选择性地提取信号。
为了利用数字锁相环以进行测量，必须知道系统的量化特性。所关心的方面是噪声，即量化噪声和热噪声。这些噪声，可能还有所关心频谱的相关性，共同设定测量精确度的极限值。
某些噪声源保留下来，这是因为锁相环使用同步检波并因此而必须寻求均衡。锁相环实际上从不达到均衡并且将趋向一直过调。这种效应被称为是极限环，因为它是振荡的，但是实质上是有限的。输入端上的相位检测器引入它自己的噪声。虽然相位检测器可以被设计为完全对称，但是完全消除噪声是不可能的，因为相位检测器中的部分噪声是有差别的。可是这样的噪声是非常有限的。输入锁相环回路中的其它噪声将被反馈。当反馈发生时，噪声即会被衰减，从而使噪声不再起任何显著作用。
双锁相环通常由一个晶体(crystal)来驱动。这种晶体将引入其自身的噪声源。因为晶体自身不是锁相环回路的一部分，所以它的噪声将不被补偿。
所述的新颖电路实现了定时精确度的测量，从而提供了一种工具来执行对于呼入信号质量的测量。另外，所述的新颖方法使得能够进行额外的测量。这类测量的示例有离开锁相环的抖动以及呼入和输出信号之间差值的测量。这些测量例如可以被用来估计出现在特定带宽中的抖动。
由一个捕获锁相环和一个输出锁相环组成的双数字锁相环使得极限环能够降低到无害的等级，因此上述的其它两个因素变成主要的了。所述双数字锁相环固有地即允许进行更精确的测量。
本新颖方法的益处来自于从模拟域到量化数字域的快速转换。由于量化具有一个反馈回路，所以本质上能够排除所有普通噪声机制，诸如可控振荡器中的噪声之类——该可控振荡器通常是一个压控振荡器。一旦信号被数字化，则所有其它操作即变成数字运算，而该数字运算可以用高度的——实际上是无限的——精确度被执行。
本发明也提供一种测量时钟信号精确度的方法，该方法包括把所述时钟信号输入到一个双数字锁相环，以及从所述双数字锁相环内的提取点中选择性地提取测量信号。
极限环的频率通常处于低通频率的量级。典型的最坏情况的极限环特性如图2所示。有赖于精确的实施方案，极限环非常可能如图中所勾画的。最大相位误差从-1/2量化误差线性变化到+1/2量化误差。设置低通滤波器，使得所观测到的相位误差在τ秒之后得到修正，该相位误差例如是在线性方案中的-1/2量化误差。这是基于这样的观测值一阶低通滤波器在时间＝0处的切线(tangent)将准确地在τ秒处相交于端值(0)。因此整个循环将花费4τ，这使得极限环频率等于1/4τ。这等于π/2*f1pf。对于其它实施方案，精确的数目可以变更，但是不能期望急剧地改变。
第二锁相环通常将具有一个低得多的低通频率。因此，极限环将会显著地衰减；它将下降到例如以20dB/十(20dB/decade)下降的转换部分中。这使极限环问题得以减轻。在一个特定示例中；假定量化器(相位检测器)运行于500MHz上。极限环的幅值将为2ns/2＝1ns。假定极限环与8kHz(这是相当低的)的基准频率相关，并且在捕获锁相环中使用800Hz(正好降低10倍)的带宽。最后假定第二锁相环使用20Hz的低通频率。下列观测值保留极限环运行于π/2*f1pf；＝π/2*800＝1256Hz并且是三角波形。它的主要成分将是基础音频(base tone)，具有(2/π)2*幅度或者大约0.4ns的持续时间。其它分量，三阶泛音(3rdovertone)以及更高阶泛音，将衰减得甚至更多，并且变得可以忽略。一个20Hz宽的低通滤波器将衰减极限环，使得剩余的极限环为20/1256*0.4ns＝6.5ps。
所说明的极限环是一种最坏情况的方案。在示出的示例中，量化误差通过数字控制振荡器(DCO)灵敏性而直接地耦合到有效输出特性上。对于有效低通频率，这是对应的。
依据应用，仍然存在可能需要考虑的其它倍数。过采样(oversample)速率可以更低。速率为一对于稳定性是理想的。可以通过使相位检测器运行于更高速度上来减少量化误差。当前，在0.35μmCMOS中，在所有条件下，在600MHz以上的速度都能够实现。在当前，可以设想速度增加到1-5GHz以上的更微细技术。使用一个更高的基准频率，就能够从一个更高的频率开始。
在一个特定示例中，假定相位检测器仍然运行于500MHz上，因此量化误差幅度处于最大的1ns。假定基准频率为200MHz，对应于相位信息而以20MHz对其有效地(子)采样。然后可能出现一个10MHz的极限环频率。如果其被一个二阶滤波器在1MHz处抑制，则剩余抖动幅度将小于1ns/102＝10ps，这是完全可接受的数值。
上述示例说明双锁相环方法能够充分地减少/衰减极限环，从而产生非常精确的相位信息。可能有具有陡峭滤波特性的其它配置，以使解决方案可以提供实际的高分辨率。
应该清楚，第一锁相环和第二锁相环之间的带宽之比影响能够获得的精确度。一般来说，随着精确度增加，带宽减少。可是，所关心的实际带宽取决于所测量的信号。例如，如果基准只是8kHz，则在20MHz处的采样实际上是不可能的。另外，一个8kHz信源的噪声无法占用一个1MHz带宽，因此以1MHz带宽进行测量没有意义。另一方面，一个200MHz信源的测量需要一个更大的带宽。
一个标准频率源携带具有围绕DC的频谱分布的抖动，对于较高的频率具有衰减。作为经验法则，认为振荡器具有白噪声，该白噪声例如在1MHz以上，并且低于实际相关抖动频率。这些抖动频率根据环境类型而不同，但是通常具有类似1/f、1/f2和1/f3的特征。1MHz边界是100MHz和1000MHz之间的频率的一个可使用的极限值。在100MHz以下，相关噪声带宽(即非白噪声带宽)将逐渐地减少。因此对于8kHz信号，典型的噪声带宽将是若干100Hz。
放大器、放大器/重发器的串、光/电转换等等会将某些噪声添加到振荡器噪声上，但是不会急剧地改变该性质。因此对于测量的考虑可应用到一个广泛的环境中。
在捕获锁相环和输出锁相环之间的带宽减小总是适宜的；对于较低的基准频率，抖动同样频谱较小。对于极高频率，所关心的抖动频谱并非不成比例地增加。
通过分析一个锁相环的框图，可观测到若干位置，在这些位置处可以将数据使用作为测量源。所关心的数据是相位、相位的一阶导数(其与频率相同)、以及频率的一阶导数。后者被称为阿仑方差(Allanvariance)。阿仑方差是用于比较独立频率源的变量。由于换算效应，与频率和相位相比，阿仑方差对于独立源而言更为实用。
一个类型II锁相环的框图如图3所示。主要的组件是一个相位检测器10、一个可控振荡器12、一个反馈分频器14和一个回路滤波器16。相位检测器10、可控振荡器12和反馈分频器14是任何锁相环中的标准组件。滤波器16具有特定结构，具有一个比例部分18和一个集成部分20。集成部分20确保在输入上的频率误差不会导致相位误差。这是把类型II锁相环从类型I锁相环中区别开来的元件。两个乘法因素I、P用来规定可以如何影响转换曲线(transfer curve)。P因素设置低通频率，而I部分和P部分共同控制转换曲线的形状。
从图3中应当指出相位误差出现在相位检测器10的输出端处，而频率设定出现在可控振荡器输入端处，从这一点还可以求出一阶导数，它是阿仑方差的源。
可控振荡器上的频率设定具有两个馈送节点，它们可以各不相同地工作。P分支和I分支两者都基本没有量化误差。在此情况下，对于可控振荡器的频率设定的使用非常正确。
P分支以相对过程(course)的方式工作，与捕获锁相环的情况相同。在可控振荡器的频率设定中，这表现为过程量化。可是，积分器将更为平滑得多，这是因为积分器衰减高频。因此积分器的精确度可以更高得多而且更为稳定。另一方面，P分支的过程量化并非意味着它将平均贡献。例如，捕获锁相环可以如此紧密地跟踪信号，使得P分支的贡献实际为零。因此，不使用P分支而只是使用来自I分支中的频率可能更好。
图4说明了提取采样。相位误差、频率和频率的导数分别出现于端子30、32、34处。多路复用器(mux)36在可控振荡器的输入和积分器20的输出之间选择输入。多路复用器36由一个用户信号“选择”来控制。
在一个网络上的抖动D测量中，第一模型把噪声使用作为在频率源上的一个调制源。为了捕获这样一个模型的性质，有关数据的统计测量非常有用。如果不使用统计测量，则数据量会相当大。取而代之，获得对应于相位、频率和频率的第一导数的大数据集、并计算平均值和标准偏差却要简单得多。这些测量花费很少的计算能力，并且切实地把数据精简到相关的表达式。每个平均值和标准偏差都按每一采样执行一次计算，以及一个其后用于获得最后结果的计算。因此计算的次数(order)是O(N)。存储器消耗是固定的，并且只占用单个位置以进行求和，采样的平方以及数目的求和。因此存储消耗为次数O(1)。
一个好的备用表达式(其为精简的)是测量的中值。该中值通过与平均值比较，而能够被用来获得抖动的扩展统计模型的一个印象(impression)高斯、泊松等等。若需要计算出该中值，则需要有一个一个分类结构(sorting structure)。在所有情况下都执行良好的最佳分类结构需要O(NlogN)个操作以及N个存储位置。对于硬件形式的实施方案来说，这样的存储器消耗可能太大，在这种情况中替换选项为不使用中值而是使用最小值和最大值。这两个值同样对于计算为次数O(N)而对于存储器为次数O(1)。
对应于抖动的另外一个模型可以在抖动中假定更多结构。它取决于待获得的精确的所需信息，以及数据精简能够采取什么形式。例如，可以用一个FFT(快速傅里叶变换)来计算频谱的某些片段。在一个完全FFT中没有数据减少，而仅仅是可以简化其它操作的另一不同表达式。操作的次数和FFT的存储器消耗很高，因此不可能很有吸引力.同时，高精确度需要大FFT集，这增加了开销。
代替完全的分类结构，可使用抖动尺寸的类别，该类别在软件中被称作“仓(bin)”。在仓中的分类可能需要较完全分类更少的存储器和操作。另一方面，预先规定仓的位置可能是困难的。一种能够四处“移动”仓的自适应算法通常难以管理——除非当仓改变时释放较旧数据是可接受的。
在进行定时测量时，相当普遍的是要在共模和微分效应之间加以区分。对于抖动测量，这可以例如通过测量两个相位误差之间的差值来实现。这样测量的结果可用于获得有关两个相位误差的相关性的信息。这同样应用到频率测量、频率的一阶导数等等。
微分算子不能在统计操作之后应用到数据上。如果没有许多附加的条件，则各统计结果不能彼此相减。在统计测量之前执行减法实际上要好得多。这同样应用到仓分类数据、中值等等。这定义了减法和统计操作的顺序。
在一个微分测量两边的点能够由用户来选择。根据本发明各实施例的各种实际配置如图5到9所示。
在图5中，“输出”信号反映为锁相环所衰减的抖动。由于一个锁相环通常具有低通特性，所以该“输出”信号将具有高通特性，在DC附近被衰减。
在如图6所示的配置中，“输出”信号同样反映在锁相环2的低通频率以上的被衰减信号。可是，该信号现在已经在频带上受限于锁相环1(PLL 1)，因此超出锁相环1低通频率的信号将被衰减。因此该“输出”信号将表示由两个低通频率所设定的频带之内的输入信号“呼入”。
在如图7所示的配置中，“输出”信号将反映两个输入的差值。如果在该两个输入信号之间有强烈的相关性，则输出信号“输出”将为小。理论上，当各输入完全相同时，输出将为0。
来自各锁相环(PLL)内的变量能够接到外部电路，如参考图4所展示的，同时选择各点以从该点提取频率。所有的变量、相位、频率和频率的一阶导数可用于馈送所有结构中的其他操作。
在图8中，锁相环被用作一个层次型配置中的一个基本组成部件。除了在锁相环内的控制之外，为了选择读出的实际频率出自何处，多路复用器40、42也控制功能。相位、频率和频率的一阶导数在图中表示为一个实体，但是当然可以分别对其进行处理。这需要多个多路复用器和多个减法器块44。
各多路复用器(mux)40、42使得所有图示的配置能够实现绝对值(通过使减法器的另一输入为“0”)、衰减的相位、两个输入的差值，这可能是在滤波之后。
可能希望不使捕获锁相环用作为锁相环1A(PLL 1A)或锁相环2A(PLL 2A)。如果第一锁相环的带宽受限制，则信号的捕获可能会受到影响。只要系统中的所有组件在所有的条件下都保持线性，则捕获锁相环中使用一个小带宽就不成问题。但是那可能不是在所有的条件之下都是现实的。在这种情况下可以使用如图9所示的一个变更方案。两个先导的捕获锁相环46、48负责用于产生呼入物理信号的图像，而其余的各锁相环则负责提供正确的测量数据。这样就在系统的各不同部分之间做了分隔。这最后一个配置稍微更灵活些。
本领域技术人员应该理解，还可以有许多其它的变化方案并不偏离所附权利要求的范围。
权利要求
1.一种用于测量时钟信号精确度的电路，其包括第一数字锁相环，接收输入信号并且提供输出信号；第二数字锁相环，在它的输入端处接收来自所述第一锁相环的所述输出信号；一个用于提供测量信号的测量端子；和一个多路复用器，用于把所述测量端子选择性地连接到所述电路中的信号提取点。
2.如权利要求所述的电路，其中，所述锁相环之一包括一个积分器和一个可控振荡器，并且所述多路复用器选择性地把所述测量端子连接到所述积分器的一个输出端和所述可控振荡器的一个输入端以提供频率信号。
3.如权利要求1或2所述的电路，其进一步包括另一测量端子，连接到所述第一数字锁相环的一个相位检测器的一个输出端以提供相位信号。
4.如权利要求1至3中任一项所述的电路，其进一步包括一个微分电路，该微分电路具有一个连接到所述多路复用器的输出端的输入端以及一个连接到第三所述端子的输出端，用于提供为频率的导数的输出信号。
5.如权利要求1至5中任一项所述的电路，其进一步包括第三数字锁相环，该第三数字锁相环接收输入信号并且提供输出信号；第四数字锁相环，该第三数字锁相环在其输入端接收来自所述第三锁相环的所述输出信号；并且至少一个所述测量端子被内部连接到所述第三和第四锁相环中的至少其中之一上，以提供测量信号。
6.如权利要求5所述的电路，其中，所述第三和第四锁相环设置于一个具有所述第一和第二锁相环的微分配置中。
7.如权利要求5或权利要求6所述的电路，其进一步包括一对多路复用器，用于在测量端子处分别地选择对应于所述第一和第二锁相环的所述信号以及对应于所述第三和第四锁相环的各测量端子的信号；以及一个减法器，用于使所选择的各信号彼此相减。
8.如权利要求7所述的电路，其中所述减法器具有一个输出端，该输出端被连接到一个用于处理所述减法器的输出的统计单元。
9.如权利要求7所述的电路，其进一步包括在所述各自的第一和第三锁相环上流的分开的捕获锁相环。
10.如权利要求1至9中任一项所述的电路，其中，所述第二数字锁相环所具有的低通频率基本上低于所述第一数字锁相环。
11.一种测量时钟信号精确度的方法，其包括把所述时钟信号输入到一个双数字锁相环回路；和从所述双数字锁相环内的提取点中选择性地提取测量信号。
12.如权利要求11所述的方法，其中，从所述锁相环回路之一的一个相位检测器的一个输出端提取所述测量信号，以提供相位信号。
13.如权利要求11或权利要求12所述的方法，其中，从所述锁相环的另一个当中的一个积分器或一个可控振荡器的一个输出端，选择性地提取频率测量信号。
14.如权利要求13所述的方法，其中，所述频率信号被求微分以便提供所述频率信号的导数。
15.如权利要求11至14中任一项所述的方法，其中，将一对所述双数字锁相环布置在一个微分配置中，并且从所述微分配置的输出中导出微分测量信号。
16.如权利要求15所述的方法，其中，以一个多路复用器来从每一个所述锁相环选择测量信号。
17.如权利要求11至16中任一项所述的方法，其中，所述第二数字锁相环所具有的低通频率基本上低于所述第一数字锁相环。
全文摘要
一种用于测量时钟信号精确度的电路，包括具有第一数字锁相环，接收输入信号和提供输出信号；和第二数字锁相环，在它的输入端处接收来自第一锁相环中的输出信号。一个或多个测量端子被内部地连接到锁相环之一以便提供测量信号。
文档编号H04L7/033GK1434585SQ0310183
公开日2003年8月6日 申请日期2003年1月22日 优先权日2002年1月22日
发明者R·L·范德·瓦尔克 申请人:卓联半导体股份有限公司