电流传输逻辑电路的制作方法

专利名称：电流传输逻辑电路的制作方法
技术领域：
本发明涉及通过端接传输线发送逻辑信号，特别涉及通过传输线发送差分信号。
背景技术：
多年来，通过传输线发送逻辑(和模拟)信号、同时利用这种信号的阻抗匹配来维持保真度的技术，已在许多技术领域、特别是在通信和计算机系统中引起人们的关注。随着系统速度的增加以及功率消耗需求的降低，该领域已变得日益重要。
在逻辑和计算机系统中，传输线驱动器通常通过在相匹配的传输线上传送单极逻辑(电压)信号来启动。用于上述系统的传输线的种类包括但不限于单根和成对导线、双绞线、屏蔽双绞线、扁平电缆，具有接地屏蔽的扁平电缆以及同轴电缆。与传输线的特性阻抗相等的端接电阻(terminating resistor)连接在信号线与返回线之间的传输线的末端之间。当接收电路阻抗的加载比信号频率处的特性阻抗高一个或多个数量级时，匹配能够显著地消除反射或振铃(ringing)。
图1示出现有技术的逻辑电压信号10驱动传输线12的情形。当与传输线特性阻抗Rt端接时，电压信号10在Rt两端基本再生。与来自邻近电路中快速改变的电压和电流信号的静电和电磁耦合信号同样，返回电流将导致产生噪声信号Vn。功率消耗、例如50欧姆终端负载两端的+3.3V加快，噪声Vn继续限制驱动电压信号的使用。
旧的、速度较慢的系统建立大约三伏特和五伏特的逻辑电路，所述逻辑电路通过经由匹配传输线发送和接收三伏特和五伏特的信号，来良好地操作。但随着速度的增加和更多的电路放置在芯片上，驱动电容、噪声、抖动和功率电平中的难点成为产生其他技术的课题。
一种改进是降低电压信号电平，并利用差分电压驱动器和接收器。但是，即使在较低的电平，相同的问题依然存在。
众所周知，电流驱动技术就速度、功率消耗、噪声和抖动而言具有许多优点。图2示出通过比较低压差分信号(LVDS)Vs驱动器和电流传输逻辑电路(CTL)Is驱动器得到的一个优点。该分析假定传输线的接收端检测LVDS的电压和CTL电路的电流。在一种情形中，LVDS驱动器产生3.5毫安的电流进入传输线，或在驱动器中产生350毫伏的电压。需要这些电平是因为沿着传输线会有电压损失，并且接收器仅可以接收100毫伏。损失的250毫伏代表驱动器的噪声容限和由于传输线而产生的衰减。任何其他噪声影响将进一步降低该容限。对于CTL，发送电流Is，假设传输线质量较好，利用基尔霍夫(Kirchoff)电流(或电荷)定律，在接收器中将接收DC电流。因此，减少的电流可由CTL使用，以实质性地降低噪声和功率消耗。进一步，如图2所示，减少的电流的作用是，CTL的dv/dt短于Vs的dv/dt边缘(具有相同的斜率)，从而由于信号更快地到达其半路点(halfway point)，导致CTL电路的速度较高。而且，对于相同的速度，可使CTL电路的di/dt充分地更低，从而产生更低的噪声和抖动信号。
其他问题限制LVDS系统。例如在接收器中，LVDS将驱动电流I通过端接电阻。现有技术设计利用高增益放大器来检测该电压。但电压信号的电压转换速率(slew rate)由I/C限制，这里的C可能相当大，因为它是与LVDS方法所需的高增益放大器有关的电容。降低端接电阻两端的电压不起作用，因为接收器的噪声容限将降低，并且更高增益的放大器将会有效地增加电容和减少带宽(增益带宽的权衡(tradeoff))。
用于传输线的电流驱动器是公知的，但这样的系统常常使用端接电阻两端的电压检测，这样会遇到与高增益电压接收放大器相关的许多类似的问题。
在下述两篇文献中论述了电流模式(current-mode)传输线驱动的优点，该两篇文献摘自IEEE固态电路期刊，第26卷第4期，1991年4月和第34卷第4期，1999年4月，题目分别为“应用于CMOSSRAM的电流检测放大器的高速VLSI电路的电流模式技术”(“Current-Mode Techniques for High-speed VLSI circuits withApplication to Current Sense Amplifier for CMOS SPAM’s”和“利用电流模式方案的A1-Gb/s双向I/O缓冲器”(“A1-Gb/s Bidirectional I/OBuffer Using the Current-Mode Scheme”)。其中论述了电流检测，通过偏置二极管接法晶体管(diode connected transistor)来衰减电路中的振铃。这里通过参考将两篇文章结合在本申请中。
Morano于2000年7月申请的美国专利No.6,476,642 B1(Morano)将差分电流驱动器应用到类似于在电子底板上发现的总线的驱动信号总线。图3示出这种电路。这里的传输线包括两根信号线，其中Morano将正电流I1推入一根信号线，并从另一根信号线拉出相等的负电流I1。小心使用复杂的反馈桥接型电路来平衡上述电流以确保正确的操作。如果出现不平衡，Rt两端的电压可能会偏移，这会对检测电路的操作产生不利影响。
还需要设计一种电流驱动系统，在该系统中，可使用小电流，并且在接收器中检测电流且仅在电容相对无效处被转换为逻辑电压信号。可以使用相对较小的电流，从而受益于较低功率及较低电压。

发明内容
考虑到上述背景的讨论，本发明提供了一种电流模式传输逻辑电路传输线驱动系统及方法。本发明的系统提供两根传输线，均由不平衡的或不相等的电流源驱动。不相等的电流源响应逻辑信号在两根传输线之间切换。传输线的末端共用设置在其信号承载导线之间的终端电阻。在末端检测到不等的电流，当不等的电流在传输线之间进行切换时，检测出不同的逻辑状态。与电压检测相比，在传输线末端的电流模式驱动和电流检测提供至少速度、功率、噪声和抖动方面的优点。
在优选实施例中，利用在不实质影响传输线终端负载的阻抗水平上偏置的二极管接法MOS晶体管，来完成电流的检测。每根传输线中的部分电流从端接电阻器分流并通过二极管接法晶体管。当输入信号逻辑状态改变时，所分流的电流相应地改变以指示新的逻辑状态。
在传输线末端的电流检测之后，在一个优选实施例中，电流被独立地放大并被转换为与不等电流之间差值有关的电压信号。这种向电压信号的转换提供了与典型逻辑系统的系统兼容性。然而，这种向电压信号的转换发生在电容效应基本不影响所接收的逻辑信号的速度、噪声极限或抖动的情况下。在另一个实施例中，差分电流可以被检测、放大，然后被转换为电压信号。
实际上，进入共同端接传输线的不等电流将通过两根传输线的屏蔽或返回电流通路返回等于两种电流的差值的电流。在一个实施例中，使用单根双绞线电缆用于信号传输。在这种情况下，电缆中仅有这两者并且没有屏蔽。第一根导线承载等于I的正向电流，而在第二根导线中返回I/2的返回电流。
本领域技术人员应该理解，尽管将参照解释性实施例、附图和使用方法进行下面的详细描述，但本发明并不意味着局限于这些实施例和使用方法。相反，本发明具有较宽的范围，并且仅由所附权利要求的阐述限定。


接下来将结合附图对本发明进行描述，其中图1和图3是现有技术的传输线驱动电路的电路图；图2是LVDS与CTL电路的信号比较；图4A和图4B是本发明优选实施例的框图；图5是差分电流传输线驱动器的示意图；图6是解释电流检测的电路；图7是接收器电路的组合示意图。
具体实施例方式
图4A示出本发明优选实施例的图。输入信号Vin控制和选择被驱动进入传输线50和52的输出电流信号Ia及Ib。在一种逻辑状态中，Ia是输出进入第一根传输线50的正电流，Ib是从第二根传输线52输入的负电流。在相反的逻辑状态中，Ia是从第一根传输线50输入的负电流，Ib是进入第二根传输线52的正电流。在另一个优选实施例中，还可以没有任何电流被驱动进入任何一根传输线。
如果每根传输线具有50欧姆的特性阻抗，则100欧姆的Rt被置于信号导线的末端之间，并用来终止这两根传输线。重要的是Ia和Ib彼此不等，以便有通过屏蔽的返回电流。并且，由于Rt连接在两根传输线的末端之间，因此在该优选实施例中，Rt的两端将会被偏置在某一正电压。优选地，在一种逻辑状态中，Ia是+1毫安，Ib是-0.5毫安，因此在0.5毫安的屏蔽中存在返回电流Is。在相反的逻辑状态中，仍然会有0.5毫安通过屏蔽返回。
图4B示出利用一根双绞线作为传输线的另一优选实施例。如同图4A所示，Ia和Ib彼此不等，在这种情况下，差分电流将会在电流检测接收器54中被吸收。
同公知的电压信号检测技术相比，图4A和4B示出电流检测电路方框图54及56。利用电流检测电路实际上消除了高增益电压接收放大器的电容增加的负面作用。在该优选实施例中，电流检测与Rt并联配置，下面将进行更详细的描述。电流放大电路56接收所检测的电流，最后，流向电压(I/V)转换器58的电流提供与标准计算电路兼容的CMOS输出信号。本发明生成一个远离电容相对较小且无效的端接和检测电路的电压信号。
图5示出一种可根据本发明使用的电流驱动电路。这里，当V1低时，P1接通，1mA的I1通过P1输出为Ia。如果V2高，则N2接通，0.5mA的I2通过N2输出为负的Ib。使VI及V2的逻辑状态反转，则I2输出为负的Ia，I1输出为正的Ib。一般地，将V2设计为V1的反逻辑来进行上述操作。然而，如果独立地驱动P1、P2、N1及N2(未示出)，则可能会将它们全部断开，致使传输线中没有电流。读者应该注意，没有利用共模反馈电路(CMFB)来稳定输出电压的共模电平。该电路一般用于LVDS型驱动器。由于用在另一端的特定接收器，CTL不需要CMFB。因此，我们节省了CMFB电路消耗的电流，以减少系统总的功率消耗。
图6是与本发明优选实施例一致的电流检测电路的示意图。这里的两个二极管接法NMOS晶体管N3及N4分别被偏置，以便从传输线中的电流中吸收I3和I4。N3和N4可以沿类似二极管的曲线偏置(未图示)，以克服任意阈值，并且呈现出实际上大于Rt的阻抗，以便最低限度地影响传输线的终端负载。尽管其他阻抗可如本领域所公知的那样使用，在一个优选实施例中，N3及N4大约各为1k欧姆。如果N3及N4在相当于100欧姆的传输线两端呈现出约2k欧姆，则Rt可等于105欧姆或适当高或适当低，以保留适当的传输线终端负载。然而，如本领域所公知的，即使注意使二极管晶体管保持在高阻抗状态，由于某些阻抗失配，可能还会存在一些无害的振铃。例如，如果100欧姆传输线两端的Rt为105欧姆，并且由于某些工艺原因，二极管接法晶体管呈现很高的阻抗，则5欧姆的失配仅会产生大约少于2.5％的反射系数。
仍参考图6，考虑到Ia为1毫安、Ib为-0.5毫安，则返回电流Is将为0.5毫安。N3和N4可以设计成It为0.65毫安，并且N3吸收0.5毫安的I3，N4吸收0.15毫安的I4。如下所述检测出I3与I4之间的差值、即0.2毫安，以指示逻辑信号，比方说逻辑“1”。当Ia和Ib在输入电流驱动器的输入信号改变状态时交换电流电平时，检测出该逻辑信号的负值。在该状态中，I3及I4将会交换电流电平，并且检测出0.2毫安的差值作为逻辑“0”。因此，从1到0的逻辑变化将在电流中产生0.4毫安的变化。
图7示出位于两根传输线50及52的终端电路端的、图4所示模块的更详细完整的接收器电路实现。如图所示，Rt连接在Pin+到Pin-之间，并如图6所示，Ia和Ib驱动Rt的两端。图7是电流检测电路54、电流放大电路56以及电流-电压I/V电路58的更详细的示意图。
在图7中，电流检测电路54由连接在Rt的每一端的电路形成，并且电流源I5及I6流入每个电路。如本领域所公知的，这些电流源一般通过将PMOS晶体管偏置到正电源干线(power rail)60来形成。I3的电流检测电路包括N5-N8。N7及N8，以及I4的电流检测电路包括N5′-N8′。N7和N7′为二极管接法NMOS晶体管，分别与N8及N8′共用相等的漏电流。由于N7及N8具有相同的漏电流(I5)，N7及N8的栅-源极电压相等，呈现出相匹配的晶体管。相对于I3对N5-N7的讨论直接适用于相对于I4的N5′-N7′，因此以下不再重复。N6是与N5一起设置的二极管接法晶体管，从而形成受控的晶体管化的线性电阻，以便远离拐弯区域(knee region)地偏置二极管连接装置(diode connected device)，从而增加电流灵敏度。N5及N5′的电阻分别受控于N7及N7′的栅极电压，并转而取决于二极管连接装置N6及N6′中的电流。因而，将来自检测元件(二极管连接装置)的电流信息用于修正N5或N5′的电阻，从而增加这两个支线之间的有效电流差。电阻对出现在节点A和Ab上的高频噪声也具有阻尼效应。在该电路装置I5中，N7及N8如下所述通过镜像效应(mirroring effect)控制I3和N5与N6之间的电压降落。相同的电流将流过N5及N6，以使其栅-源极电压彼此相等，并且Pin+处的电压经由N7反射。以这种方式，二极管接法N6的偏移电压可以得到补偿，并且N6的阻抗可以得到控制。
N9和N10的栅极连接到N6的漏极，标记为A，从而形成电流反射镜(current mirror)。类似地，N11及N12反射N6′中的电流。N10及N12依尺寸制造，以经由B及Bb提供由I-V转换电路检测的放大电流。在一个优选实施例中，当I3从0.15毫安变化到0.35时，这种变化经由电流镜放大电路56反射到I9及I10中。如本领域所公知的，可以通过依尺寸制造晶体管来使I10成为I3的变化的放大形式。同样，P9设置为二极管接法晶体管，可以被偏置(未示出)，并且I10将反射I9但可以通过依尺寸制造P10来将其放大。P10和P9的栅-源极电压相等。这提供了电流放大，以使I10成为I3的放大形式。类似的电路接收I4并在I12提供放大形式。
图7中的58示出执行电压转换的电路。两个输出B及Bb分别被输N13及N14的栅极。I13及I14分别是I10及I12的镜子(mirror)，并且P13及P14为电流反射镜。存在利用B及Bb的完整差分操作，以提供在C处的电压输出，用于驱动N15及P15动作，以提供到干线CMOS逻辑电平的干线。
应该理解，以上描述的实施例在此是作为例子提出的，还可能存在很多种变化以及替代。因此，应宽泛地理解本发明，并仅如以下所附权利要求中所阐述的那样进行限定。
权利要求
1.一种电流模式传输逻辑电路传输线驱动系统，包括传输线，限定至少第一及第二信号承载导线，并且所述传输线限定特性阻抗；用于选择性地驱动不等的电流分别通过所述第一及第二信号承载导线的装置；连接在所述第一及第二信号承载导线的末端之间的端接电阻；用于在每根传输线的末端接收电流的装置；其中所接收的电流彼此不等；以及用于检测所述不等电流的装置。
2.根据权利要求1所述的电流模式传输逻辑电路传输线驱动系统，其中所述用于选择性地驱动不等的电流通过所述两根传输线的装置包括可选择地连接到所述第一信号承载导线的第一电流源；和可选择地连接到所述第一传输线的所述第二信号承载导线的第二电流源，其中所述第一和第二电流源的大小不等。
3.根据权利要求1所述的电流模式传输逻辑电路传输线驱动系统，其中所述用于在每根传输线的末端接收电流的装置包括连接在所述第一传输线的末端和至少一根返回通路导线之间的第一电流接收电路；和连接在所述第二传输线的末端和至少一根返回通路导线之间的第二电流接收电路。
4.根据权利要求1所述的电流模式传输逻辑电路传输线驱动系统，其中所述第一及第二电流接收电路包括二极管接法MOS晶体管。
5.根据权利要求4所述的电流模式传输逻辑电路传输线驱动系统，还包括用于偏置每个二极管接法MOS晶体管、以使其在所述传输线的末端呈现低阻抗的装置，但其中，所述低阻抗基本上高于所述传输线的特性阻抗。
6.根据权利要求1所述的电流模式传输逻辑电路线驱动系统，其中所述用于检测不等电流的装置包括用于比较所述第一接收电路中的电流和所述第二接收电路中的电流的装置。
7.根据权利要求6所述的电流模式传输逻辑电路线驱动系统，其中所述用于比较所述第一接收电路中的电流和所述第二接收电路中的电流的装置包括差分电流放大电路，用于放大所述第一及第二接收电路中的电流的差值。
8.根据权利要求6所述的电流模式传输逻辑电路线驱动系统，其中所述差分电流放大电路包括提供第一输出电流的第一放大电流镜像电路；提供第二输出电流的第二放大电流镜像电路；和电流-电压转换电路，被配置为接收所述第一及第二输出电流，并提供与所述第一及第二放大电流镜像电路的输出之间的差值成比例的电压输出。
9.根据权利要求1所述的电流模式传输逻辑电路传输线驱动系统，其中所述传输线包括相对于至少一根返回通路导线限定所述第一信号承载导线和特性阻抗的第一传输线；和相对于至少一根返回通路导线限定所述第二信号承载导线和特性阻抗的第二传输线，其中所述至少一根返回通路导线接地。
10.一种通过传输线传输电流模式逻辑信号的方法，包括以下步骤以至少第一及第二信号承载导线限定传输线；对所述至少第一及第二信号承载导线限定特性阻抗；选择性地驱动不等的电流通过所述两根信号承载导线；在所述至少第一及第二信号承载导线的末端之间提供端接电阻；从所述传输线的末端接收电流，其中所接收的电流彼此不等；以及检测所述不等的电流。
11.根据权利要求9所述的传输电流模式逻辑信号的方法，其中，所述选择性地驱动不等的电流通过所述两根信号承载导线的步骤包括以下步骤可选择地将第一电流源连接到所述第一信号承载导线；和选择性地将第二电流源连接到所述第二信号承载导线，其中所述第一及第二电流源的大小不等。
12.根据权利要求10所述的传输电流模式逻辑信号的方法，其中从所述传输线的末端接收电流的步骤包括以下步骤从所述第一信号承载导线的末端接收第一电流；和从所述第二信号承载导线的末端接收第二电流。
13.根据权利要求12所述的传输电流模式逻辑信号的方法，其中利用二极管接法MOS晶体管接收所述第一及第二电流。
14.根据权利要求13所述的传输电流模式逻辑信号的方法，进一步包括偏置每个二极管接法MOS晶体管、以使其在所述传输线的末端呈现低阻抗的步骤，但其中所述低阻抗基本上高于传输线的特性阻抗。
15.根据权利要求10所述的传输电流模式逻辑信号的方法，其中检测不等电流的步骤包括比较第一接收电路中的电流和第二接收电路中的电流的步骤。
16.根据权利要求15所述的传输电流模式逻辑信号的方法，其中所述比较第一接收电路中的电流和第二接收电路中的电流的步骤包括放大所述第一及第二接收电路中的电流的差值的步骤。
17.根据权利要求15所述的传输电流模式逻辑信号的方法，其中所述放大差值的步骤还包括以下步骤第一反射及放大步骤，反射并放大所述第一接收电路中的电流，并提供第一输出电流；第二反射及放大步骤，反射并放大所述第一接收电路中的电流，并提供第二输出电流；接收所述第一及第二输出电流的步骤；以及提供与所接收的第一及第二输出电流之间的差值成比例的电压输出的步骤。
18.根据权利要求10所述的传输电流模式逻辑信号的方法，其中所述限定传输线的步骤还包括以下步骤相对于至少一根返回通路导线限定具有所述第一信号承载导线和特性阻抗的第一传输线；和相对于至少一根返回通路导线限定具有所述第二信号承载导线和特性阻抗的第二传输线，其中所述至少一根返回通路导线接地。
全文摘要
本发明公开了一种用于驱动传输线的电流模式传输逻辑系统。在一个实施例中，双绞线传输线端接于其传输线特性阻抗。信号由最好是具有不同极性和大小、并被驱动沿着两根传输线下行的两个不等电流形成。所述不等电流在两根传输线之间选择性地转换，以生成不等电流大小的差分电流驱动的逻辑信号。所述不等电流经由二极管接法MOS晶体管被接收并从每根传输线的末端分流。MOS晶体管被偏置以呈现低阻抗，但该阻抗高于端接电阻。电流被放大并被转换为可用的CMOS电压电平。在另一个实施例中，用端接在等于每根传输线的特性阻抗之和的一个电阻上的两根并行传输线来代替双绞线。所述端接电阻连接在每根传输线的末端信号承载导线之间。每根传输线的屏蔽或返回通路在传输线的末端和最近的(驱动端)连接。
文档编号H04L25/02GK1922839SQ200480034780
公开日2007年2月28日 申请日期2004年11月8日 优先权日2003年11月24日
发明者普拉瓦斯·普雷德汉, 周建宏 申请人:快捷半导体有限公司