专利名称：网络单元中交换矩阵与端口之间的时分复用链路连接的制作方法
技术领域：
本发明涉及电信网络单元，典型地是ADM(分插复用器)或者DXC(数字交叉连接)。本发明特别涉及一种用于将输入流连接到交换矩阵(也称为交换结构)的端口设备，以及一种用于提供多路输入流到网络单元中的交换矩阵的方法。此外，本发明涉及用于将输入流传输到交换矩阵的背板帧。
背景技术：
众所周知，ADM是一种向在STM-N中所包括的组成信号的全部或一些子集提供通道的网络单元。所述组成信号在其通过所述ADM时被加入到所述STM-N信号中或从所述STM-N信号中被取出。
数字交叉连接通常被用于对数字传输系统中所传输的信号的内容可控制地进行重新安排和重新定向。然而，随着对更大的传输容量的日益增长的需求，需要有日益增大容量的无阻塞交换单元，所述无阻塞交换单元用在交叉连接交换结构中。特别地，需要提供这样的结构交换，其容量可以容易地变化。
在网络单元中，输入流在端口被接收，并且通过背板连接被发送到交换矩阵。在所述交换矩阵中执行交叉连接之后，被适当交叉连接的数据被送往输出端口。
已知有几种不同的安排，用于为交换矩阵提供来自于端口的数据。不幸的是，现有的解决方案关注于特定的应用，例如只用于传输SONET或SDH或OTN的净负荷。此外，已知的安排方式典型地是由标准帧结构所衍生的，因此，其对于有效的、灵活的、未知的(agnostic)和可升级的(scalable)结构不是优选的。
申请人认为有必要提供一种未知的安排，其具有对高阶SONET/SDH支路和ODU支路进行交叉连接的能力。
申请人还认为有必要提供一种安排，其允许使用一种可升级的“字分割”的方法，使矩阵容量最大化，并且使交换矩阵的复杂度和功率耗散最小化。
此外，申请人认为有必要在交换矩阵与端口之间提供链路保护。
发明内容
分别地，通过根据本发明的端口、方法以及帧来实现所述以及其它目的。在本发明的实施例中提出了其它有益特征。
根据第一方面，本发明提供通过多个背板连接而到达网络单元等的多个交换矩阵的输入端口，所述端口接收以帧中所安排的比特的形式的输入流，所述端口包括存储器，用于存储属于支路的多个字节；分割器(slicer)，用于将所存储的字节分割为多个字结构，以及背板成帧器，用于以所述字结构来形成背板帧，所述字结构的数量等于所述交换矩阵的数量，并且所述输入流的容量等于整个背板连接容量的容量。
有利地，所述背板帧的每个都包括开销部分和净负荷部分，所述开销部分包括多个字和冗余数据，所述净负荷部分包括带有冗余数据的多个字。
根据一实施例，所述冗余数据提供了前向纠错保护特征。
根据一优选实施例，一条支路的八个字节被存储在所述端口存储器中，所述八个字节被安排进四个双字节结构(四个字)中，其通过所述背板连接被提供给四个交换矩阵。优选地，所述端口存储器并不存储所有所述八个字节，而是一旦两个字节可用时，就在一个循环方式(round robinfashion)内，将所述两个字节传输到所述四个交换矩阵中的一个中。
优选地，所述交换矩阵是时分复用(TDM)矩阵。
根据第二方面，本发明提供一种方法，用于通过多个背板连接为网络单元的多个交换矩阵等的提供输入，所述方法包括以下步骤接收以帧中所安排的比特的形式的输入流，存储属于支路的多个字节；将所存储的字节分割为多个字结构，并且用所述字结构形成背板帧，所述字结构的数量等于所述的交换矩阵的数量，并且所述输入流的容量等于整个背板连接容量的容量。
有利地，形成背板帧的步骤包括这样的步骤提供开销部分和净负荷部分，所述开销部分包括多个字和冗余数据，所述净负荷部分包括带有冗余数据的多个字。
根据一实施例，所述冗余数据提供前向纠错保护特征。
根据一优选实施例，一条支路的八个字节被存储在所述端口存储器中，所述八个字节被安排进四个双字节结构(四个字)，其通过所述背板连接被提供给四个交换矩阵。优选地，所述端口存储器并不存储所有所述八个字节，而是一旦两个字节可用时，就在一个循环方式内，将所述两个字节传输到所述四个交换矩阵中的一个中。
优选地，所述交换矩阵是时分复用(TDM)矩阵。
根据第三方面，本发明提供了一种背板帧结构，用于在网络单元中将至少一个端口连接到至少一个交换矩阵，所述帧结构包括开销部分和净负荷部分，所述开销部分包括多个字和冗余数据，所述净负荷部分包括带有冗余数据的多个字。
根据一实施例，所述冗余数据提供前向纠错保护特征。
在阅读过下面的详细描述之后，本发明将变得明显，所述详细描述将参考附图来阅读，其中图1示出了对M个流进行交叉连接的单个方形交换矩阵，其中每个流包括T个时隙；图2示出了对4×M个流进行交叉连接的四个方形交换矩阵的安排，其中每个流包括T个时隙；图3示出了根据本发明的背板帧的第一实施例；
图4示出了根据本发明的背板帧的第二实施例；图5示出了根据本发明的背板帧的第三实施例；以及图6示意地示出了根据本发明的一实施例的输入端口。
具体实施例方式
首先参考图1，基本的方形TDM矩阵被示出，并且被指定为SWITCH。图1的矩阵包括M条输入链路，每条链路承载T个时隙。交叉连接的容量为N×N，其中N＝M×T。我们称C为每个时隙的容量，单位为Mbit/s因此图1中的基本矩阵的总容量为N×C。
通过将一条支路映射到一个或多个时隙，就可能使用图1中的矩阵用于不同的支路比特速率。用于不同支路所需的时隙的数目是Nt＝[fT/C]，其中fT为支路比特速率。
申请人遵循所述新颖的方法来提供较高容量的矩阵安排。基本思想在于并行使用多个基本TDM矩阵。在并行k个矩阵的情况下，交叉连接的容量仍是N×N，但是，单个等价时隙(包括k个并行的基本时隙)的容量是Ck＝C×k。每个时隙被分配在k个基本矩阵中，并且，所述支路由并行工作的k个基本矩阵所交换。例如，图2显示了4个交换矩阵(k＝4)，分别被指定为A、B、C、D。
为了利用所述类型的新颖方法的灵活性，特定的背板帧结构被定义用于端口和矩阵之间的链路。特别地，根据本发明的端口通过链路与在特定配置中所使用所有基本矩阵相连接，所述链路简单地包括由矩阵所处理的时隙的有序结构、以及用于在端口和矩阵之间的链路管理与通信的开销。在图3中示出了根据本发明的背板帧的第一实施例。
根据图3的帧是8KHz的帧，具有2,48832Gbit/sec的总频率(相当于STM-16或者OC-48的比特速率)来传输同步传输净负荷，典型地是SDH或者SONET(AU4或者AU3)。图3的背板帧包括具有帧同步字(FAW)的第一部分、开销以及多个净负荷包。在图3的实施例中，每个字包括16比特，即2个字节。帧同步字包括48个字，开销包括192个字，以及每个净负荷包都包括768个字(相当于768个时隙)；有25个所述包。
由于每个时隙(包中的每个字)的容量是C＝8000×25×16bit/s＝3.2Mb/s，而C16＝16×3.2Mb/s＝51.2Mb/s，因此，能够在16个时隙中容纳一个AU3(fAU3＝50.304Mb/s)。在这种情况下，就可能通过多达16个并行工作的矩阵来建立AU3交换，每个矩阵处理16个时隙中的一个；结果的系统能够对多达M×768个AU3进行交换。类似地，可通过并行工作的(1)2、4、8个矩阵来建立系统，每个矩阵分别处理单个AU3的(16)8、4、2个时隙。所述结果的系统将能够分别对(M×48)M×96、M×192、M×384个AU3进行交换。
简单地使用AU3所需的时隙的三倍来传输AU4。同样的方式被应用于更高比特速率的支路。将SDH/SONET支路同步到背板帧是很方便的这可以通过指针处理来实现，在端口上放置SDH/SONET段适配功能；另外，由于C16＞fAU3，因此，在所述时隙中的某些比特将包括固定的填充。
根据图4的帧是2,7648Gbit/sec的帧(频率为8KHz)，其传送同步传输净负荷，典型地是SDH或者SONET。图4的背板帧包括具有帧同步字(FAW)的第一部分、填充部分、开销和多个净负荷包。在图4的实施例中，每个字包括16比特，即2个字节。帧同步字包括48个字，开销包括204个字，每个净负荷包都包括816个字。在帧同步字和开销之间提供了一些填充。在所示的实施例中，所述填充包括132个字。
从图4中可以清楚地知道，所述开销和净负荷部分都包括许多字，并且每个字都具有提供前向纠错特征的冗余数据。以这种方式，端口和矩阵之间的链路可被保护，以便能够以密集的板设计来使用大量的高速链路。FEC算法和帧结构可以被设计以便提供足够的编码增益，并且使FEC编码器和解码器的复杂度最小化。当帧携带SDH/SONET净负荷时，第13净负荷包为空(即包括填充数据)在这种情况下，每个时隙的容量仍为C＝8000×25×16bit/s＝3.2Mb/s，因此，这种情况下的AU4和AU3的映射与对2,48832Gbit/sec的帧所定义的映射相一致。
根据图5的帧是2,7648Gbit/sec的帧(频率为8KHz)，其传输ODU支路(OTN净负荷)。
图5的背板帧包括具有帧同步字(FAW)的第一部分、填充部分、开销以及多个净负荷包。在图5的实施例中，每个字包括16个比特，即2个字节。帧同步字包括48个字，开销包括204个字，每个净负荷包都包括816个字。在FAW和开销之间提供一些填充。在所示的实施例中，所述填充包括132个字。
从图5中可以清楚地知道，开销和净负荷部分都包括许多字，并且每个字都具有提供前向纠错特征的冗余数据。以这种方式，在端口与矩阵之间的链路被保护，以便能够以非常密集的板设计来使用大量的高速链路。FEC算法和帧结构可以被设计以便提供足够的编码增益，并且使FEC编码器和解码器的复杂度最小化。
在这种情况下，所有净负荷包都可以用净负荷来填充每个时隙的容量增加为C＝8000×26×16bit/s＝3.328Mb/s。这考虑到在16×48＝768个时隙中的一个ODU1的映射，在16×192＝3072个时隙中的一个ODU2的映射，以及在16×768＝12288个时隙中的一个ODU3的映射。由于ODUx支路不能够同步到8KHz的背板帧，方便的准同步映射方式必需被定义用于所述情况，例如，使用专有的正填充映射。
对图5的背板帧的一种替换情况是定义一种帧，其具有C＝8000×25×16bit/s＝3.2Mb/s的时隙容量(与图3中的帧一样)，但却在所述帧中插入更高数量的时隙，例如800个时隙。在这种情况下，可以使用16×50＝800个时隙来实现一个ODU1的映射，使用16×200＝3200个时隙来实现一个ODU2的映射，以及使用16×800＝12800个时隙来实现一个ODU3的映射。由于ODUx支路不能够被同步到8KHZ的背板帧，因此，方便的准同步映射方式必需被定义用于所述情况，例如，使用专有的正填充映射。根据支路容量和并行基本矩阵的数量，根据本发明的端口管理在每条链路内的时隙中一个支路的映射。所述基本矩阵本身并不知道作为输入流所接收的帧的净负荷的内容，因此其是不可知的。
图6中示出了根据本发明的一个实施例的端口(PORT)的操作。特别地，对于16×STM16/OC48接收端口的情况显示了分割(slicing)步骤。所述端口接收16个以STM16/OC48帧格式的输入流(L0，L1，L2，...，L15)。对于每个AU-3支路，8个字节被收集且存储在存储器中。STM16中AU-3支路的数目为48(0...47)；t＝0代表支路的第一到达个字节，并且类似地，t+1代表第二到达字节，以此类推直到最后到达的字节(t+7)。假设图6的端口通过四个背板连接器与四个交换矩阵(A，B，C，D，未示出)相连接，所述背板连接器用于每个矩阵，编号为0至3。
从图6中可知，在每个输入链路上所接收的每条支路的8个字节被分割，这样四个相等的结构被提供给所述四个交换矩阵。例如，第一输入链路L0的支路被分割并被安排到四个不同的帧中。第一帧(A0，被送往矩阵A)包括L0[(00，01)(10，11)...(470，471)]，其中00第0个AU3的第一接收字节；01第0个AU3的第二接收字节；10第1个AU3的第一接收字节；11第1个AU3的第二接收字节；470第47个AU3的第一接收字节；471第47个AU3的第二接收字节；并且，更一般地，j1第j个AU3的第i+1接收字节；第二帧(B0，被送往矩阵B)包括L0[(02，03)(12，13)...(472，473)]，其中02第0个AU3的第三接收字节；03第0个AU3的第四接收字节；等等。
第三帧(C0，被送往矩阵C)包括L0[(04，05)(14，15)...(474，475)]，其中04第0个AU3的第五接收字节；05第0个AU3的第六接收字节；等等。
最后，第四帧(D0，被送往矩阵D)包括L0[(06，07)(16，17)...(476，477)]，其中06第0个AU3的第七接收字节；07第0个AU3的第八接收字节；等等。
同样的标准适用于其它15个输入链路(L1至L15)。
在向四个矩阵传输净负荷之前可能避免为每个支路存储8个字节一旦两个字节被存储，它们就以循环方式被送往四个矩阵中的一个；这使得有四条链路通向四个矩阵，其从第一矩阵(首先被提供)到第四矩阵(最后被提供)有轻微的延迟。矩阵处理所述相关的延迟，并且所述延迟在解分割过程(在交叉连接之后重新构建原始AU3的过程)中被抵消。
可以知道，本发明基本上在于以从线路成帧器到交换矩阵的适当的帧格式(包括净负荷和开销)来安排所接收的数据。通过本发明至少达到了以下目的获得了一种未知的结构，所述结构具有对高阶SONET/SDH支路和ODU支路(以及可能是可被装入多个时隙的任何净负荷)进行交叉连接的能力。
采用了一种可升级的“字分割”的方法，其使得矩阵容量最大化，并且使得矩阵交换的复杂度和功率耗散最小化。
最后，端口与矩阵之间的链路由FEC所保护，以便使得能够以非常密集的板设计来使用大量的高速链路。FEC算法和帧结构被研究，以便提供足够的编码增益并且使FEC编解码的复杂度最小化。
根据本发明的解决方案是非常灵活的。实际上，矩阵是净负荷未知的，并且其仅仅对时隙进行交换。此外，可以很容易地将特定的端口加入到系统中以便获得这样的设备，其能够通过对各种类型的TDM业务(例如，SDH、SONET、OTH...)进行交叉连接。
另外，通过字分割的方法，系统可以容易地升级。
背板链路在端口与矩阵之间提供内置的通信信道(用于系统维护和业务开销处理)。
有利地，端口和矩阵都是ASIC实现的。
虽然只描述了输入端口，但是很明显地，输出端口基本上将会以镜像的方式进行操作。
权利要求
1.一种输入端口(PORT)，其通过多个背板连接而到达网络单元等的一个或多个交换矩阵(SWITCH，A，B，C，D)，所述端口(PORT)接收以帧中所安排的比特的形式的输入流(L0到L15)，所述端口(PORT)包括存储器，用于存储属于支路的多个字节；分割器，用于将所存储的字节分割为多个字结构，以及背板成帧器，用于以所述字结构来形成背板帧，所述字结构的数量等于所述交换矩阵(SWITCH，A，B，C，D)的数量，并且所述输入流的容量等于整个背板连接容量的容量。
2.根据权利要求1的端口，其中，所述背板帧的每一个包括开销部分和净负荷部分，所述开销部分包括多个字和冗余数据，所述净负荷部分包括带有冗余数据的多个字。
3.根据权利要求2的端口，其中，所述冗余数据提供前向纠错保护特征。
4.根据前面权利要求的任何一个的端口，其中，一条支路的八个字节被存储在所述端口存储器中，所述八个字节被安排进每四个字的四个双字节结构中，其通过所述背板连接被提供给四个交换矩阵。
5.根据前面权利要求的任何一个的端口，其中所述交换矩阵是时分复用矩阵。
6.根据前面权利要求的任何一个的端口，其中，其是用ASIC实现的。
7.一种方法，用于通过多个背板连接为网络单元等的多个交换矩阵提供输入，所述方法包括以下步骤接收以帧中所安排的比特的形式的输入流；存储属于支路的多个字节；将所存储的字节分割为多个字结构，并且用所述字结构形成背板帧，所述字结构的数量等于所述的交换矩阵的数量，并且所述输入流的容量等于整个背板连接容量的容量。
8.根据权利要求7的方法，其中，形成背板帧的步骤包括这样的步骤提供开销部分和净负荷部分，所述开销部分包括多个字和冗余数据，所述净负荷部分包括带有冗余数据的多个字。
9.根据权利要求8的方法，其中，所述冗余数据提供前向纠错保护特征。
10.根据权利要求7至9的任何一个的方法，其中，一条支路的八个字节被存储在所述端口存储器中，所述八个字节被安排进每四个字的四个双字节结构中，其通过所述背板连接被提供给四个交换矩阵。
11.根据权利要求7至10的任何一个的方法，其中，所述交换矩阵是时分复用矩阵。
12.根据权利要求7至11的任何一个的方法，其中，所述一个或多个矩阵是用ASIC实现的。
13.一种背板帧结构，用于在网络单元中将至少一个端口连接到至少一个交换矩阵，所述帧结构包括开销部分和净负荷部分，所述开销部分包括多个字和冗余数据，所述净负荷部分包括带有冗余数据的多个字。
14.根据权利要求13的背板帧结构，其中，所述冗余数据提供前向纠错保护特征。
15.一种网络单元，包括根据权利要求1至6的任何一个的端口。
全文摘要
公开了一种输入端口，其通过多个背板连接而到达网络单元等的多个交换矩阵，所述端口接收以帧中所安排的比特的形式的输入流，所述端口包括存储器，用于存储属于支路的多个字节；分割器，用于将所存储的字节分割为多个字结构，以及背板成帧器，用于以所述字结构来形成背板帧，所述字结构的数量等于所述交换矩阵的数量，并且所述输入流的容量等于整个背板连接容量的容量。
文档编号H04Q11/04GK1681356SQ20051000285
公开日2005年10月12日 申请日期2005年1月25日 优先权日2004年4月5日
发明者S·卡弗里尼, S·古奇, S·加斯塔尔代洛, L·拉泽蒂, G·格拉迪阿里 申请人:阿尔卡特公司