专利名称：基于低频锁相环的高速光接收机的制作方法
技术领域：
本发明涉及一种光通信系统，尤其涉及一种基于低频锁相环的高速光接收机。
背景技术：
用光波传输数据信息是20世纪末发展起来的一门新的科学技术，它的出现使世界信息产业得到了飞速发展，现在光纤传输技术正以超出人们想像的速度发展，其信息传输速度比10年前提高了1000倍。
光传输系统主要由光发射机、光接收机、光分路器和光纤电缆及其它器件组成。其中光接收机为光通信系统中的关键设备。
锁相环技术是在光纤通信系统的接收机中进行时钟、数据再生的常用技术方案之一，目前在10Gb/s码率以下的应用都已经成熟。
随着信息社会对信息需求的飞速增长，信息传送量与日俱增。必须不断提高光纤通信系统的传输容量、同时提高其接收处理能力才能满足信息传送量增长的需要。10Gbit/s是目前已经商用的最高单通道速率，但其已明显满足不了现在对信息传输的要求。下一步将升级到40Gb/s。
但工作在40GHz频段的鉴相器和配套的压控振荡器(VC0)技术尚不成熟，而且系统复杂、成本昂贵。具体可参考文献(1)M.Reinhold，T.Winkler-von-Mohrenfels，F.Kunz，E.Rose，A.Eismann，M.Kukiela，C.Wolf，F.Znidarsic，C.Dorschky，G.Roll，″A 40/43 Gb/s CDR/DEMUX and MUX ChipsetIntegrated on a MCM-ceramic with 3 R-regeneration functionality″，MicrowaveSymposium Digest，2003 IEEE MTT-S International，vol.2，8-13 June，2003，pp.1185-1188.(2)M.Reinhold，C.Dorschky，E.Rose，R.Pullela，P.Mayer，F.Kunz，Y.Baeyens，T.Link，J.P.Mattia，“A fully integrated 40 Gb/s clock and data recovery IC with 1:4DeMUX in SiGe technology”，IEEE Journal of Solid-State Circuits，Vol.36，Issue12，Dec.2001，pp.1937-1945。
发明内容
针对上述现有光通信系统中所存在的问题和不足，本发明的目的是提供一种成本较低、不需输入参考时钟就可以实现对高速信号进行处理的基于低频锁相环的高速光接收机。
本发明是这样实现的一种基于低频锁相环的高速光接收机，包括光输入单元，用于光信号的输入；光电变换单元，利用光电效应将所述光信号转换为高速电信号；微波功率分配器，将电信号进行分路，其中一路输入下述触发单元，另一路输入至下述解复用和数据再生单元；触发单元，将分路中的一支路高速电信号变换为低速电信号，即将高速电信号的时钟同步信息和相位噪声信息传递到低速电信号中；时钟再生环路单元，利用前述低速电信号对压控振荡器进行锁相，使压控振荡器输出的低频时钟信号具有所述高速电信号相同的相位噪声和同步信息；该调整后的低频时钟信号再进行分路，一路作为前述触发单元的时钟信号，另一路输入至下述解复用和数据再生单元；解复用和数据再生单元，利用D-FF触发器和低频参考时钟信号将输入的高速电信号解复用为多路低速电信号；所述光输入单元、光电变换单元和微波功率分配器依次串接，所述微波功率分配器两输出端分别与触发单元输入端、解复用和数据再生单元输入端连接，所述触发单元输出端与所述时钟再生环路单元输入端，所述时钟再生环路单元输出端连接于解复用和数据再生单元另一输入端。
优选地，所述时钟再生环路单元包括码率/频谱变换单元和锁相单元，其中，所述锁相单元包括D-FF触发器、相位检测单元、边沿检测单元、差动运算放大器、滤波器、压控振荡器及放大器，所述D-FF触发器通过放大器分别与相位检测单元和边沿检测单元连接，所述触发单元通过放大器与相位检测单元连接；所述相位检测单元和差动运算放大器各自通过放大器与差动运算放大器连接，所述差动运算放大器、滤波器和压控振荡器依次串接；所述码率/频谱变换单元包括耦合器、微波移相器、放大器和功率分配器，所述压控振荡器与所述耦合器连接，所述微波移相器、放大器和功率分配器依次串接；所述功率分配器分别与所述解复用和数据再生单元、触发单元连接；所述D-FF触发器与耦合器连接。
优选地，所述解复用和数据再生单元包括微波倍频器、微波移相器和解复用器，其依次串接；所述微波功率分配器与所述解复用和数据再生单元连接具体为与所述解复用器连接。
优选地，所述低频是指9.953/10.709GHz，低速是指9.953/10.709Gb/s，高速是指40/43Gb/s。这里，所述解复用器将40/43Gb/s信号解复用4路9.953/10.709Gb/s。
本发明采用了D-FF触发器、鉴相器和压控振荡器构成的新型的锁相环电路。该锁相环电路可以同时完成对输入信号的码率/频谱变换以及对压控振荡器的锁相，不需输入参考时钟就可以实现从40/43Gb/s的输入信号中直接提取9.953/10.709GHz的时钟信号并同时将40/43Gb/s的电信号解复用成4路9.953/10.709Gb/s的电信号。这样本发明可以提高网络容量，又使网络构架简单化，降低成本。
下面结合附图对本发明进一步详细地说明图1是本发明的结构示意图；图2是本发明的锁相环电路输出的时钟信号波形示意图。
具体实施例方式
本发明以对43Gb/s信号进行复用为例来详细说明本发明。
如图1所示，本发明包括光输入单元，光电变换单元、触发单元、时钟再生环路单元及解复用和数据再生单元。这里，光电变换单元为光电检测管2、触发单元为D-FF触发器。光信号由光纤1输入，经过光电检测管2后变换为43Gb/s电信号，经DC-45GHz前置/功率放大器放大后输入到DC-65GHz功率分配器4。功率分配器4将该电信号分为2路，其中一路输入到时钟再生环路单元提取时钟信号，另一路输入到43Gb/s 1:4 DeMUX(1:4解复用器)21用于解复用和数据再生。
本发明的时钟再生环路单元包括码率/频谱变换单元和锁相单元。其中，锁相单元包括D-FF触发器7、相位检测单元8、边沿检测单元9、差动运算放大器10、RC滤波器11、压控振荡器12及放大器22、23、24、25，其分别安图示方式连接。其中集成微波放大器22、23、24、25用于调整信号的幅度；D-FF触发器7在压控振荡器12输出的10.709GHz时钟触发下对输入的10.709Gb/s电信号进行整形，同时使D-FF触发器7的输出信号中包含了压控振荡器12的频率/相位噪声信息；相位检测单元8对比放大器22和23输出的信号，从而得到D-FF触发器7输入的10.709Gb/s电信号与输入的10.709GHz时钟之间的频率/相位误差信息；边沿检测单元9用于检测NRZ伪随机码序列中连“1”、连“2”状态，用于微调对压控振荡器12的控制；相位检测单元8和边沿检测单元9的输出信号同时输入差动运算放大器10，其输出信号经RC滤波器11滤波后控制压控振荡器12的频率和相位。在系统开机后的压控振荡器12能很快从自由振荡状态进入锁相状态，其输出的10.709GHz时钟信号与系统输入的43Gb/s码率信号具有相同的相位噪声和同步信息。本发明的码率/频谱变换单元包括耦合器13、微波移相器14、放大器15和功率分配器16，其分别按图示方式连接，其中，功率分配器16将分路后2路信号中一路反馈到D-FF触发器5，D-FF触发器7与耦合器13连接。其中，10.709GHz 90°耦合器13输出的时钟信号先由微波移相器14调整相位，然后经微波放大器15放大后输入到功率分配器16，功率分配器16的一路输出信号作为D-FF触发器5的触发时钟，其相位可由移相器14调整。
其中DC-60Gb/s D-FF触发器5在10.709GHz时钟的触发下，将43Gb/s电信号变换为10.709Gb/s电信号。这个过程类似于解复用，但并不同于解复用。解复用要求43Gb/s的输入信号与10.709Gb/s的输出信号具有特定的逻辑关系；而此码率/频谱变换过程只需将43Gb/s码率信号中的时钟同步信息和相位噪声信息传递到10.709Gb/s码率的信号中，并不对它们的逻辑关系提出要求。D-FF触发器5的输出信号经放大后分别输入至D-FF触发器7和相位检测单元8。D-FF触发器5输出的一路10.709Gb/s电信号作为锁相单元的输入信号，另一路可以作为监测信号或闲置不用。
由图可知，本发明的时钟再生环路单元为闭环结构。
本发明的时钟再生环路单元中，43Gb/s的电信号首先由D-FF触发器5变换为10.709Gb/s的电信号，触发时钟频率为10.709GHz。D-FF触发器5输出的信号分为2路，1路经放大器22放大后输入到相位检测单元8；另1路输入到D-FF触发器7，在频率为10.709GHz的时钟触发下进行整形，其输出信号经放大器23放大后输入到相位检测单元8。相位检测单元8对D-FF触发器5、7输出的10.709Gb/s电信号进行相位比较，输出的相位误差信号以及边沿检测信号经过放大后控制压控振荡器12的频率和相位。适当微波调整移相器14，可以使环路满足特定(通过测试仪表观察而确定)的相位条件，从而使压控振荡器产生良好的10.709GHz时钟信号，如图2所示。此环路启动后将在极短的时间内达到稳定工作状态。
本发明的解复用和数据再生单元包括微波倍频器17、微波移相器18和解复用器21，并按图示方式连接。经DC-25GHz功率分配器16输出的10.709Gb/s电信号经过微波倍频器17倍频和微波移相器18调整相位后与DC-65GHz功率分配器4输出的一路43Gb/s的电信号一同输入到解复器中，适当(通过测试仪表观察而确定)调整移相器18就可以使解复用器以正确的逻辑输出4路10.709Gb/s的电信号19和1路10.709GHz时钟信号20。
本发明同样适用于对40Gb/s的电信号进行解复用。
权利要求
1.一种基于低频锁相环的高速光接收机，包括光输入单元，用于光信号的输入；光电变换单元，利用光电效应将所述光信号转换为高速电信号；微波功率分配器，将电信号进行分路，其中一路输入下述触发单元，另一路输入至下述解复用和数据再生单元；触发单元，将分路中的一支路高速电信号变换为低速电信号，即将高速电信号的时钟同步信息和相位噪声信息传递到低速电信号中；时钟再生环路单元，利用前述低速电信号对压控振荡器进行锁相，使低频时钟电信号具有与所述高速电信号相同的相位噪声和同步信息；该调整后的低频时钟电信号再进行分路，一路作为前述触发单元的时钟信号，另一路输入至下述解复用和数据再生单元；解复用和数据再生单元，利用D-FF触发器和低频参考时钟信号将输入的高速电信号解复用为多路低速电信号；所述光输入单元、光电变换单元和微波功率分配器依次串接，所述微波功率分配器两输出端分别与触发单元输入端、解复用和数据再生单元输入端连接，所述触发单元输出端与所述时钟再生环路单元输入端，所述时钟再生环路单元输出端连接于解复用和数据再生单元另一输入端。
2.如权利要求1所述的基于低频锁相环的高速光接收机，其特征在于，所述时钟再生环路单元包括码率/频谱变换单元和锁相单元，其中，所述锁相单元包括D-FF触发器、相位检测单元、边沿检测单元、差动运算放大器、RC滤波器、压控振荡器及放大器，所述D-FF触发器通过放大器分别与相位检测单元和边沿检测单元连接，所述触发单元通过放大器与相位检测单元连接；所述相位检测单元和差动运算放大器各自通过放大器与差动运算放大器连接，所述差动运算放大器、RC滤波器和压控振荡器依次串接；所述码率/频谱变换单元包括耦合器、微波移相器、放大器和功率分配器，所述压控振荡器与所述耦合器连接，所述微波移相器、放大器和功率分配器依次串接；所述功率分配器分别与所述解复用和数据再生单元、触发单元连接；所述D-FF触发器与耦合器连接。
3.如权利要求1所述的基于低频锁相环的高速光接收机，其特征在于，所述解复用和数据再生单元包括微波倍频器、微波移相器和解复用器，其依次串接；所述微波功率分配器与所述解复用和数据再生单元连接具体为与所述解复用器连接。
4.如权利要求1至3中任一权利要求所述的基于低频锁相环的高速光接收机，其特征在于，所述低频是指9.953/10.709GHz，所述低速是指9.953/10.709Gb/s，所述高速是指40/43Gb/s。
5.如权利要求4所述的基于低频锁相环的高速光接收机，其特征在于，所述解复用器将40/43Gb/s信号解复用4路9.953/10.709Gb/s。
全文摘要
本发明公开了一种基于低频锁相环的高速光接收机，包括光输入单元、光电变换单元、微波功率分配器、触发单元、时钟再生环路单元和解复用和数据再生单元；所述光输入单元、光电变换单元和微波功率分配器依次串接，所述微波功率分配器两输出端分别与触发单元输入端、解复用和数据再生单元输入端连接，所述触发单元输出端与所述时钟再生环路单元输入端，所述时钟再生环路单元输出端连接于解复用和数据再生单元另一输入端。本发明的锁相环电路可以同时完成对输入信号的码率/频谱变换以及对压控振荡器的锁相，不需输入参考时钟就可以实现从40/43Gb/s的输入信号中直接提取9.953/10.709GHz的时钟信号。这样本发明可以提高网络容量，又使网络构架简单化，降低成本。
文档编号H04B10/12GK1815929SQ20051001130
公开日2006年8月9日 申请日期2005年2月3日 优先权日2005年2月3日
发明者王子宇 申请人:北京大学