专利名称：扩频时钟生成电路及其控制方法
技术领域：
本发明涉及生成具有极小变化周期的时钟信号以减少电磁干扰发射的扩频时钟生成电路，以及控制该扩频时钟生成电路的方法。
背景技术：
图9示出了日本未审查专利公开No.2004-207846中所公开的扩频时钟生成电路(后文称为“SSCG电路”)200的配置。模拟调制器119根据切换控制电路120所执行的控制来生成调制信号VF。调制信号VF在电压加法器电路116中被加到控制信号VLF中。然后，电压加法器电路116输出控制信号VIN。
图10图示了图9所示的切换控制电路120和模拟调制器119的电路配置。如图10所示，模拟调制器119包括三个具有不同电容值的电容器元件C101至C103。这里，如此设置这些电容器元件的电容值，使得它们满足C101＜C102＜C103。电容器元件在一端接地，而在另一端分别连接到选择器开关SW101至SW103，从而它们通过开关彼此连接在一起。每个开关在导通/非导通状态之间的切换由切换控制电路120控制。充电器/放电器单元104是电流源电路，其中电流镜电路通过提供或去除与恒流电路中流动的电流i相等的电流，对与开关SW101至SW103相连接的公共端充电或放电。与开关SW101至SW103相连接的公共端是模拟调制器的输出端。该端连接到被用于电压波动范围检测器105的滞后比较器134。滞后比较器134比较开关SW101至SW103的公共端的输入电压与第一和第二参考值；根据比较结果控制电流源电路的晶体管Tr101和Tr102；并将电流源电路从其导通状态切换到其非导通状态，反之亦然。
这里，允许控制信号VIN的电压极小地上下波动，从而使得输出信号CK的频率有微小的变化。图10所示的模拟调制器119使得调制信号VF的电压变化极小，由此通过电压加法器电路116使得控制信号VIN变化极小。
为了方便起见，PLL被锁定的状态这里称为“初始状态”。在该状态中，输出信号CK的频率是通过将基准时钟信号CLK的频率乘以M/N得到的。如果在这种状况下从充电器/放电器单元向VF提供电流，则调制信号VF的电压上升，并且通过电压加法器电路116，控制信号VIN的电压上升，从而输出信号CK的频率略微增加。当调制信号VF的电压达到特定值时，从电压波动范围检测器105输出的检测信号DS变为“H(高电平)”，从而晶体管Tr102变为电导通，因此充电器/放电器单元104开始放电。由此，调制信号VF的电压开始下降，同时输出信号CK的频率逐渐减小。当调制信号VF的电压在进一步减小后达到特定值时，检测信号DS变为“L(低电平)”，并且晶体管Tr101变为导通，从而充电器/放电器单元104开始充电。重复该操作，由此输出信号CK的频率极小地变化。切换控制电路120切换电容器元件C101至C103以改变电容，从而可以实现组合调制，以改变频率的极小变化的周期(即，调制周期)，这使得能够减小电磁干扰发射。
图11示出了根据日本未审查专利公开No.2004-207846的第二配置示例的SSCG电路200a。图11所示的SSCG电路200a与第一SSCG电路200的区别在于前者包括电压-电流转换(V-I转换)电路242、电流数模转换器(IDAC)243、流控振荡器(ICO)244和控制电路241。电压-电流转换电路242将环路滤波器214的端电压(差分电压)转换为差分电流信号Iref。电流数模转换器243(等同于可变电流电路)根据控制电路241的输出码，来执行对差分电流信号Iref的扩频调制，并向流控振荡器(ICO)244发出调制后的扩频调制电流信号IO。
图12示出了控制电路241的配置。控制电路241包括(i)三个分频器251至253，用于以不同的分频比(这里应用1/9、1/10和1/11)对控制时钟分频；(ii)开关255至257，用于选择任一分频器的输出；(iii)切换控制单元254，用于选择任一开关；(iv)加减计数器258，用于对所选择的分频时钟进行计数；和(v)分频器计数器259，用于控制加减计数器258。加减计数器258输出n位的二进制编码计数器值。
图13示出了加减计数器258和分频器计数器259的操作。加减计数器258对所选择的分频时钟进行计数，并输出n位、二进制编码形式的计数值。从加减计数器258输出的码被提供给数模转换器243。
如图14所示，数模转换器243具有由晶体管Tr211至Tr215、Tr220、Tr230至Tr23n组成的电流镜电路，并且晶体管的大小大致如图设置。因此，通过将输出码的位数据/D0至/Dn设置为适当值，范围在差分电流信号Iref的90％至大约110％内的适量电流被输出，作为扩频调制电流信号IO。
在日本未审查专利公开No.2000-101424和No.2000-36741中公开了涉及上述方法的技术。
发明内容
在图10所示的已知技术中，当执行组合调制时，必须改变被连接到调制信号VF的电容器，并且如果在切换时调制信号VF与所选择的电容器的电压之间存在差异，则调制信号VF的电压水平在切换前后不连续地变化。此时，输出信号CK的频率在电容器切换前后过度地变化，这有时增加了不想要的抖动。
在图11所示的现有技术中，控制电路241需要包括加减计数器258、分频器计数器259等，如图12所示。这不利地导致了电路规模的增加。
在图11中，利用流控振荡器244实现对输出信号CK的控制。因为这种控制是电流控制，所以在电流数模转换器243中总是消耗功率，因此不能期望节电。
本发明旨在克服在“背景技术”中描述的问题中的至少一个，因此本发明的主要目的是提供一种扩频时钟生成电路及其控制方法，确保时钟生成伴随有较小的抖动及理想的扩展频谱，并且使得能够使用小规模电路以及因此可以降低功耗。
为了达到上述目的，根据本发明的一个方面，提供了一种扩频时钟生成电路，包括压控振荡器电路；电压加法器，用于将用于控制来自压控振荡器电路的输出信号的频率以使其具有指定值的电压加到用于调制压控振荡器电路的输出信号的频率的电压中，并向压控振荡器电路输出所述电压的和；电容器单元，用于将用于调制频率的所述电压输出到电压加法器；第一充电器单元，用于对电容器单元充电；第二充电器单元，用于对电容器单元放电；和切换单元，用于在调制周期所改变到的多种不同周期的每种周期中，交替地接通第一充电器单元和电容器单元之间的连接或者接通第二充电器单元和电容器单元之间的连接。
电压加法器将用于控制来自压控振荡器电路的输出信号的频率以使其具有指定值的电压加到用于调制压控振荡器电路的输出信号的频率的电压中，然后将这些电压的和输出到压控振荡器电路。压控振荡器电路输出与输入信号具有相对应频率的输出信号。第一充电器单元对电容器单元充电。第二充电器单元对电容器单元放电。切换单元在改变到多种不同周期的调制周期中交替地接通第一充电器和电容器单元之间的连接或第二充电器和电容器单元之间的连接。电容器单元执行电流-电压转换，然后在转换后将电压输出到电压加法器，以调制频率。
通过使用切换单元来建立第一充电器单元和电容器单元之间的连接，对电容器单元充电。因为电容器单元被充电，所以用于调制输出信号频率的电压上升。通过使用切换单元来建立第二充电器单元和电容器单元之间的连接，对电容器单元放电。因为电容器单元被放电，所以用于调制输出信号频率的电压下降。用于控制压控振荡器电路的输出信号频率以使其具有指定值的电压和用于调制压控振荡器电路的输出信号频率的电压被加到一起，以输入到压控振荡器电路。结果，压控振荡器电路的输出信号频率与用于调制频率的电压的上下波动相对应地上升或者下降。另外，在此期间，调制周期改变为多种不同周期，由此实现组合调制。
为了达到上述目的，根据本发明的另一方面，提供了一种控制扩频时钟生成电路的方法，包括如下步骤在调制周期所改变到的多种不同周期的每种周期中，交替地对电容器单元充电或放电；根据在电容器单元中积累的电荷量来输出电压值；以及输出指示了根据与所述电荷量相对应的电压值被调制的振荡频率的信号。
在调制周期所改变到的多种周期的每种周期中，执行交替地对电容器单元进行充电或放电的步骤。因此，实现了组合调制。通过根据电容器单元中积累的电荷量来输出电压值的步骤，实现了电流-电压转换。与电容器单元的电压值的变化相对应，输出信号的振荡频率被调制。这样，实现了扩频时钟生成。
使用上述布置，本发明产生了下列效果。首先，根据本发明，通过控制对电容器单元的充电/放电电流，来实现对用于调制压控振荡器电路的输出信号频率的电压(后文称为“调制电压”)的控制。更具体地，电容器单元被充电或放电，并输出通过电流-电压转换所获得的调制电压。因为从电容器单元输出的调制电压的电压水平根据电容器单元中的电荷量连续地变化，所以电压水平平滑地变化，而不会导致在充电状态和放电状态之间的切换点处发生突然的不连续变化。结果，伴随有较小抖动及理想扩展频谱的时钟变为可能，这大大有利于减少电磁干扰发射。
其次，在本发明中，利用电流执行对用于调制输出信号频率的信号的控制，然而使用了压控振荡器电路作为振荡器电路。在该布置中，在电容器单元中实现电流-电压转换。这样，与使用流控振荡器的情形相比，压控振荡器电路的使用减少了电流消耗，从而可以实现节电。
再次，本发明被设计为使用切换单元对电流路径进行切换。这使得可以应用比包括了分频器、加减计数器、分频器计数器、切换电路及其他元件在内的传统的复杂电路配置更简单的电路配置。根据本发明的电路使用了更少数目的电容器，由此与使用多个电容器的现有技术相比，减少了通常需要大空间的电容器所占用的电路空间。这使得能够减小电路规模。另外，使用小规模电路导致了节电。
当结合附图阅读下面的详细描述时，本发明的上述以及其他目的和新颖特征将更全面地体现出来。然而，应该清楚地理解，附图只是用于说明目的，而不是要对本发明的界限做出定义。
图1示出了根据第一实施例的SSCG电路10；
图2是根据第一实施例的电流控制类型调制器19的实际结构图；图3是示出了电流控制类型调制器19和输出信号CK的工作波形的波形图；图4是来自SSCG电路10的输出信号CK的频谱波形图；图5是根据第二实施例的电流控制类型调制器19a的电路图；图6是示出了电流控制类型调制器19a和输出信号CK的工作波形的波形图；图7是来自根据第二实施例的SSCG电路的输出信号CK的频谱波形图；图8是示出了输出码和电流值之间的相互关系的表；图9示出了传统的SSCG电路200的配置；图10示出了传统的切换控制电路120和模拟调制器119的电路配置；图11示出了根据现有技术的第二配置示例的SSCG电路200a；图12示出了传统的控制单元241的配置；图13示出了加减计数器258和分频器计数器259的操作；图14示出了传统的数模转换器243的电路配置；以及图15是传统的SSCG电路200的频谱波形图。
具体实施例方式
现在参考附图，更具体地，参考图1至图9，在后文中根据优选实施例来更详细地描述扩频时钟生成电路和控制扩频时钟生成电路的方法。将参考图1至图4描述本发明的第一实施例。
图1示出了基于PLL电路配置构建的SSCG电路10。SSCG电路10包括N分频器11、频率相位比较器12、电荷泵13、环路滤波器14、电压加法器电路16、压控振荡器17、M分频器18、电流控制类型调制器19和切换控制电路20。
N分频器11输出通过将基准时钟信号CLK分频得到的信号CLKN。M分频器18输出通过将输出信号CK分频得到的信号CKM。频率相位比较器12检测信号CLKN和CKM之间的相位差，以根据相位差输出控制信号CPC。
响应于控制信号CPC，如果分频器信号CKM的相位落后于分频器信号CLKN，则电荷泵(CP)13运行来增大控制信号VLF的电压。因此，通过电压加法器电路16，控制信号VIN的电压增加，并且压控振荡器(VCO)17的振荡频率增加，从而控制分频器信号CKM相对于分频器信号CLKN的相位延迟，使其减小。重复该操作，由此最终基本上消除分频器信号CKM和CLKN之间的相位差。
另一方面，如果分频器信号CKM的相位领先于分频器信号CLKN，则电荷泵(CP)13运行来减小控制信号VLF的电压。这通过电压加法器电路16使得控制信号VIN的电压减小，降低了压控振荡器(VCO)17的振荡频率，从而减少了分频器信号CKM相对于分频器信号CLKN的相位领先。重复该操作，由此最终基本上消除了分频器信号CKM和CLKN之间的相位差。利用上述操作，通过将基准时钟信号CLK乘以M/N得到了输出信号CK作为时钟，并且从压控振荡器17输出。
在先前所述的PLL电路配置中，通过向控制信号VLF中加入从电流控制类型调制器19输出的调制信号VF，通过控制信号VIN的电压的极小的上下波动，可以允许输出信号CK的频率极小地变化。
图2是根据第一实施例的电流控制类型调制器19的实际结构图。该实施例的电流控制类型调制器19是一种电流控制类型的调制器，并且与作为电容控制类型调制器的模拟调制器119在配置上不同。电流控制类型调制器19是电流源，其中等于电流源I的电流i的电流被提供给(即，充电)电容器元件C1的一端，或者从电容器元件C1的一端流出(即，放电)。电流控制类型调制器19装配有电流源I(电流i)。电流控制类型调制器19还包括充电器单元CG和放电器单元DG。电流单元CG的电流提供能力等于放电单元DG的电流提供能力，并且电流i在这些单元中流动。电流控制类型调制器19还包括切换单元SS和电容器元件C1。切换单元SS具有晶体管DP1a、DN1a。切换信号D输入到这些晶体管的栅极。充电器单元CG和放电器单元DG响应于切换信号D，分别对电容器元件C1进行充电和放电。电容器元件C1执行电流-电压转换，并输出调制信号VF。
图3是示出了电流控制类型调制器19和输出信号CK的工作波形的波形图。用作标准的最小周期这里被定义为“基准周期T”。周期长度是基准周期T的整数倍的周期被定义为“调制周期”。在图3中，周期长度是基准周期T的三倍的周期被称为“调制周期CI”。周期长度是基准周期T的四倍和六倍的周期分别被称为“调制周期CII”和“调制周期CIII”。调制周期CI至CIII组成一个单元周期UI，并且重复该单元周期UT。
下面将解释调制周期CI中的操作。在从起点到调制周期CI的1/4点的时间段P1a中(图3)，切换信号D处于低电平，晶体管DP1a处于其导通状态，并且晶体管DN1a处于其非导通状态，从而提供给电容器元件C1的充电/放电电流CDI的量变为+i(应该注意，这里对电容器元件C1充电的电流方向是正)。调制信号VF的电压以与该电流量相对应的斜率上升。因为电压增加，所以通过电压加法器电路16，控制信号VIN增加，从而输出信号CK的频率也增加。
在从调制周期CI的1/4点到3/4点的时间段P1b中，切换信号D处于高电平，并且晶体管DP1a处于其非导通状态，而晶体管DN1a处于其导通状态。因此，从电容器元件C1流出的充电/放电电流CDI的量变为-i。调制信号VF的电压以与该电流量相对应的斜率下降。随着该电压下降，通过电源加法器电路16，控制信号VIN减小，从而输出信号CK的频率也减小。类似地，在从调制周期CI的3/4点到终点的时间段P1c中，切换信号D处于低电平。这样，以电流量+i对电容器元件C1充电，同时伴随着调制信号VF的电压增加，以及输出信号CK的频率增加。
在调制周期CI中，以1∶1的时间比建立充电器单元CG和电容器元件C1之间的连接以及放电器单元DG和电容器元件C1之间的连接。充电器单元CG的电流提供能力等于放电器单元DG的电流提供能力。因此，在调制周期CI中电容器元件C1的充电量等于电容器元件C1的放电量。因此，在调制周期CI的起点和终点处，调制信号VF的电压值都等于基准电压V0。另外，在调制周期CI的起点和终点处，输出信号CK的频率都等于基准频率f0。
此后在调制周期CII和CIII中重复类似的操作。在调制周期CII中，电容器元件C1的充电量和放电量相等。在调制周期CIII中，电容器元件C1的充电量和放电量相等。因此，在调制周期CII的起点和终点处输出信号CK具有相同的频率(等于基准频率f0)。同样，在调制周期CIII的起点和终点处输出信号CK具有相同的频率(等于基准频率f0)。因此，在每种调制周期的终点处，输出信号CK的频率必定返回基准频率f0。由于这样，当重复单元周期UT时，可以防止输出信号CK的平均频率偏离基准频率f0。单元周期UT的重复使得输出信号CK的频率能够有极小的变化。
参考图15和图4的频谱波形图来描述第一实施例中所使用的SSCG电路10的效果。图15示出了传统的SSCG电路200(图9)的频谱波形图。在SSCG电路200中，因为使用了模拟调制器119，所以输出信号CK的频率在切换电容前后急剧变化，导致时钟发生明显抖动。这种抖动引起了响应于输出信号CK工作的电路和电子器件中的故障。另外，其引起了尖峰，如区域RE1所示(图15)。尖峰的生成造成了电磁干扰发射的增加以及不利效果，例如由于电子器件之间的相互干扰而引起的故障以及对通信装置的扰乱。
图4示出了与第一实施例的SSCG电路10相关联的频谱波形图。因为SSCG电路10使用电流控制类型调制器，所以可以连续改变电压值，从而可以减少输出信号CK的时钟的抖动，结果，可以防止响应于输出信号CK工作的电路和电子器件中的故障。电压的连续变化限制了尖峰的出现，如区域RE2所示。因此，与使用SSCG电路200的情形相比，可以降低频谱强度的最大值。结果，可以减少电磁干扰发射，由此防止由电子器件之间的相互干扰引起的故障等。
如前明确所述，第一实施例的SSCG电路10具有如下三个效果。首先，在SSCG电路10中，通过控制电容器元件C1的充电/放电电流，来控制调制信号VF。在电容器元件C1中，进行电流-电压转换以输出已经被转换为电压的调制信号VF。然后，从电容器元件C1输出的调制信号VF的电压水平与电容器元件C1的电荷量相一致地连续变化，从而在充电和放电之间的切换点处，不会出现电压水平的不连续的突然变化，因此可以平滑地切换电压水平。因为实现了具有较少抖动的时钟生成以及具有较少尖峰的扩展频谱，所以可以获得消除电子器件中的故障以及减少电磁干扰发射的效果。其次，在SSCG电路10中电容器元件C1进行电流-电压转换。这使得能够不使用流控振荡器，而使用压控振荡器。如现有技术一样，在使用流控振荡器的情形中，在整个一个周期中都消耗电流。与此相反，本实施例以1∶1的时间比来执行充电和放电。这样，只在半个周期中执行充电，因此可以减少电流消耗。这可以节电。
第三，本发明的电流控制类型调制器19(图2)被设计为通过切换单元SS来切换电流路径。与现有技术的SSCG电路200a(图11)的电流数模转换器243(图12)不同，不需要分频器251至253、加减计数器258、分频器计数器259、开关255至257等，从而可以确保简单的电路配置。另外，与现有技术的SSCG电路200(图9)的模拟调制器119(图10)不同，不需要要求大电路空间的电容器元件C101至C103、电压波动范围检测器105等，从而可以获得简单的电路配置。这导致了电路规模的减小，因此可以节电。
参考图5至图8来描述本发明的第二实施例。在第二实施例中，SSCG电路10(图1)使用电流控制类型调制器19a来代替电流控制类型调制器19。同样，切换控制电路20被切换控制电路20a代替。第二实施例使用相同的PLL电路配置，并且与现有技术一样工作，因此，这里跳过对它们的详细描述。
来自切换控制电路20a的输出是与调制周期相对应的数字输出码(信号DP0、DP1、DP2、DN0、DN1、DN2)。数字输出码接着被输入到电流控制类型调制器19a。
图5示出了电流控制类型调制器19a的电路图。电流控制类型调制器19a装配有电流源Ia(电流4i)。电流控制类型调制器19a还包括充电器单元CGa和放电器单元DGa。例如，通过适当地设置晶体管的大小，如此设置充电器单元CGa，以致允许流过电流i、2i和4i。由此，电流提供能力被2的幂加权。如此布置放电器单元DGa，以致与充电器单元CGa相对应。放电器单元DGa具有与充电器单元CGa相同的电流提供能力，并且被设计为允许流过电流i、2i和4i。
电流控制类型调制器19a装配有切换单元SSa。晶体管TP00、TN00、TP10、TN10、TP20、TN20被用于切换单元SSa，并且信号DP0、DN0、DP1、DN1、DP2、DN2被输入到这些晶体管各自的栅极。除了上述特征之外，电流控制类型调制器19a的配置与第一实施例的电流控制类型调制器19相同，因此这里省略进一步的解释。
图6是示出了电流控制类型调制器19a和输出信号CK的工作波形的波形图。参考时钟信号RCLK用作时间轴的基准。这里，参考时钟信号RCLK的第0个时钟至第3个时钟的时间段被称为调制周期CIa，第3个时钟至第7个时钟的时间段被称为调制周期CIIa，并且第7个时钟至第13个时钟的时间段被称为调制周期CIIIa。调制周期CIa至CIIIa组成一个单元周期UT，并且重复单元周期UT。
下面将解释调制周期CIa中的操作。在从参考时钟信号RCLK的第0个时钟至第1.5个时钟的时间段PP1a期间，DP2＝“L”、DN2＝“L”、DP1＝“H”、DN1＝“L”、DP0＝“H”且DN0＝“L”，并且只有晶体管TP20处于其导通状态。由此，对电容器元件C1充电的充电/放电电流CDI的量变为+4i(应该注意，这里对电容器元件C1充电的电流方向为正)。调制信号VF的电压以与该电流量相对应的斜率增加。因为调制信号VF的电压增加，所以通过电压加法器电路16，控制信号VIN增加。因此，输入信号CK的频率以与对电容器元件C1充电的充电/放电电流CDI的量相对应的斜率增加。
在从调制周期CIa的第1.5个时钟至第3个时钟的时间段PP1b期间，DP2＝“H”且DN2＝“H”。晶体管TP20转变为其非导通状态，而晶体管TN20转变为其导通状态。由此，对电容器元件C1放电的充电/放电电流CDI的量变为-4i。然后，调制信号VF的电压以与该电流量相对应的斜率减小。因为电压减小，所以通过电压加法器电路16，控制信号VIN减小。因此，输出信号CK的频率以与对电容器元件C1放电的充电/放电电流CDI的量相对应的斜率减小。
下面将解释调制周期CIIa中的操作。在从参考时钟信号RCLK的第3个时钟至第5个时钟的时间段PP2a期间，DP2＝“H”、DN2＝“L”、DP1＝“L”、DN1＝“L”、DP0＝“L”且DN0＝“L”，并且晶体管TP10和TP00处于它们的导通状态。由此，对电容器元件C1充电的充电/放电电流CDI的量变为+3i。如前所述，输出信号CK的频率以与充电/放电电流CDI的量+3i相对应的斜率增加。
在从调制周期CIIa的第5个时钟至第7个时钟的时间段PP2b期间，DP2＝“H”、DN2＝“L”、DP1＝“H”、DN1＝“H”、DP0＝“H”且DN0＝“H”，并且晶体管TP10和TP00转变为它们的非导通状态，而晶体管TN10、TN00转变为它们的导通状态。由此，对电容器元件C1放电的充电/放电电流CDI的量变为-3i。如前所述，输出信号CK的频率以与充电/放电电流CDI的量-3i相对应的斜率减小。
下面将解释调制周期CIIIa中的操作。
在从参考时钟信号RCLK的第7个时钟至第10个时钟的时间段PP3a期间，DP2＝“H”、DN2＝“L”、DP1＝“L”、DN1＝“L”、DP0＝“H”且DN0＝“L”，并且晶体管TP10处于其导通状态。由此，对电容器元件C1充电的充电/放电电流CDI的量变为+2i。输出信号CK的频率以与充电/放电电流CDI的量+2i相对应的斜率增加。
在从调制周期CIIIa的第10个时钟至第13个时钟的时间段PP3b期间，DP2＝“H”、DN2＝“L”、DP1＝“H”、DN1＝“H”、DP0＝“H”且DN0＝“L”，并且晶体管TP10转变为其非导通状态，而晶体管TN10转变为其导通状态。由此，对电容器元件C1放电的充电/放电电流CDI的量变为-2i。然后，输出信号CK的频率以与充电/放电电流CDI的量-2i相对应的斜率减小。在第13个时钟后，重复由调制周期CIa至CIIIa组成的单元周期UT。单元周期UT的重复引起输出信号CK的频率的极小变化。
调制周期CIa中的充电量和放电量彼此相等，被表示为4i[A]×1.5[时钟]＝6i[A·时钟]。在调制周期CIIa中的充电量和放电量表示为3i[A]×2[时钟]＝6i[A·时钟]。在调制周期CIIIa中的充电量和放电量表示为2i[A]×3[时钟]＝6i[A·时钟]。由此可以理解，在调制周期CIa至CIIIa的所有调制周期中充电量和放电量都相同，即，6i[A·时钟]。因此，调制信号VF的电压的波动范围在调制周期CIa至CIIIa始终都是恒定的波动范围VFB。因此，输出信号CK的频率波动范围是恒定的波动范围CFB。
下面将参考图7的频谱波形图描述使用根据第二实施例的SSCG电路的效果。在第二实施例中，重复调制周期CIa至CIIIa。因此，用于控制切换单元SSa的周期变成了多种不同的调制周期。因为调制周期相继变为CIa、CIIa、CIIIa，所以充电/放电电流CDI的量相继变为4i、3i、2i，从而电容器元件C1的充电/放电量在整个调制周期中始终都是常数(即，在该实施例中是6i[A·时钟])。因为在所有调制周期中的充电/放电量都相同，所以输出信号CK的频率波动范围变为恒定的波动范围CFB，结果，波动范围中振荡频率的保持时间的长度变为相等。因此，在扩频调制后的频谱波形中，在频率中心附近的峰值具有基本平坦的轮廓，如图7的频谱波形图的区域RE3所示。另一方面，在图4的频谱波形中，在频率中心附近的频谱值上升，如区域RE2所示，从而顶部区域的轮廓不平坦。从这里可以理解，与第一实施例相比(图4)，在第二实施例中频谱强度的最大值变得更小(图7)。利用这样的波形，可以减少电磁干扰发射，从而必定可以防止由于电子器件之间的相互干扰而引起的故障等。
下面参考图8来描述调制周期和充电/放电电流量之间的相互关系。调制周期的数目由从切换控制电路20a输入的数字码的位数确定。具体地，在输出码具有n位(n＝自然数)的情形中，包括(2n-1)种调制周期。在该实施例中，因为解释了3位的输出码，所以有7种调制周期，即调制周期MCI至MCVII，如图8所示。因此，调制周期MCI被用作基准周期T0，调制周期MCII由7/6×T0表示，调制周期MCIII由7/5×T0表示，…，并且调制周期MCVII由7×T0表示。
对于从调制周期MCI至MCII中的每一种，确定了充电/放电电流。具体地，充电/放电电流被确定为使得从充电/放电电流与周期的乘积得到的电荷量在调制周期MCI至MCVII都始终保持恒定值。参考图8，在调制周期MCI中，信号DP0、DP1、DP2、DN0、DN1、DN2都被选中，并且流动的电流量是7i(最大电流)。同样，在调制周期MCII中6i流动，在调制周期MCIII中5i流动，等等。在调制周期MCVII中，流动的电流量是1i(最小电流)。这使得电容器元件C1的充电/放电量在所有调制周期中都相同，等于基准电荷量7i×T0[A·S]。对于前述的调制周期CIa至CIIIa中的每一种，从调制周期MCI至MCVII中所选择的一种周期以及与该选中的调制周期相对应的电流值被组合使用，由此使得所有调制周期的充电/放电量相等。
如上面的描述所充分讨论的那样，通过根据调制周期改变充电/放电电流，来形成第二实施例的SSCG电路，从而可以使得每种调制周期的充电/放电量相等。因此，从压控振荡器输出的信号的频率波动范围在所有调制周期中都变为常数。这使得波动范围内的振荡频率的保持时间的长度一致。因为在扩频调制后的频谱波形具有平坦的峰值轮廓，所以可以使得频谱强度的最大值更小。结果，可以减小电磁干扰发射，因此，必定可以防止由于电子器件之间的相互干扰引起的故障等。
从上面的讨论可以清楚看到，本发明并不必然局限于这里所示的这些具体实施例，而是在不脱离本发明的精神和范围的前提下，对所公开的实施例做出各种改变和修改。在与第二实施例相关联的图6中，参考时钟信号RCLK被用作时间轴的基准。显然可以使用基准时钟信号CLK代替参考时钟信号RCLK。
虽然使用由三种调制周期(调制周期CI至CIII)组成的单元周期UT来描述第一实施例，但是本发明并不局限于此。在单元周期UT中包括的调制周期种类越多，则扩频调制后的频谱强度的最大值就变得越小。因此，更优选地使用多种调制周期。另外，调制周期不是每个周期都必须变为另一种周期。然而，从减小频谱强度的最大值考虑，更希望如图3所示的那样，调制周期每过一个周期都变为CI、CII和CIII，因为这样增强了频谱扩展。
虽然在从切换控制电路20a输出的数字码的位数是3的情况下描述了第二实施例，但是显然本发明并不局限于此，而是可以应用于位数多于3的情况。增加的位数使得能够在更宽的周期中扩频，因此从减小频谱强度的最大值考虑，这是优选的。这种情形中，必须根据数字码的增加位数，增加组成充电器单元CGa和放电器单元DGa的晶体管的数目。
虽然在第二实施例(图5)中如此形成充电器单元CGa和放电器单元DGa，使得电流提供能力被2的幂加权，但是本发明并不局限于此。可以对每种调制周期独立地确定电流提供能力，使得每种调制周期的充电/放电量相同。例如，如果调制周期变为T0、2×T0和3×T0，则可以适当地设置晶体管的大小，使得充电器单元CG和放电器单元DG的电流提供能力与调制周期相对应分别被设置位3i、1.5i和1i。然后，调制周期是T0时，选择提供3i电流量的充电器和放电器单元，当调制周期是2×T0时，选择提供1.5i电流量的充电器和放电器单元，并且当调制周期是3×T0时，选择提供1i电流量的充电器和放电器单元，由此所有调制周期的充电/放电量变为相等。
虽然使用作为恒流源的充电器单元CG(CGa)和放电器单元DG(DGa)来描述前面的实施例，但是本发明并不局限于此。另外，可以通过使用电阻器元件，使得充电器单元和放电器单元的电流提供能力被2的幂加权。
应该注意，充电器单元CG和CGa是第一充电器单元的示例，放电器单元DG和DGa是第二充电器单元的示例，并且切换控制电路20a是数字控制电路的一个示例。
根据本发明，因为电压水平不会不连续地突然改变，因此可以实现电压水平的平滑切换，具有较小抖动的扩频变为可能，从而可以较小电磁干扰发射。另外，可以实现电路规模的减小以及节电。
本申请基于下述专利申请并对其要求优先权于2005年2月7日提交的日本专利申请No.2005-030917，其全部内容被结合于此用作参考。
权利要求
1.一种扩频时钟生成电路，包括压控振荡器电路；电压加法器，用于将用于控制来自所述压控振荡器电路的输出信号的频率以使其具有指定值的电压加到用于调制所述压控振荡器电路的输出信号的频率的电压中，并向所述压控振荡器电路输出所述电压的和；电容器单元，用于将用于调制频率的所述电压输出到所述电压加法器；第一充电器单元，用于对所述电容器单元充电；第二充电器单元，用于对所述电容器单元放电；和切换单元，用于在调制周期所改变到的多种不同周期的每种周期中，交替地接通所述第一充电器单元和所述电容器单元之间的连接或者接通所述第二充电器单元和所述电容器单元之间的连接。
2.如权利要求1所述的扩频时钟生成电路，其中在所述调制周期的每种周期中，所述电容器单元的充电量和放电量基本上相等。
3.如权利要求1所述的扩频时钟生成电路，其中所述第一充电器单元在电流提供能力方面与所述第二充电器单元相同，并且其中所述切换单元在所述调制周期的每种周期中，以1∶1的时间比交替地接通所述第一充电器单元和所述电容器单元之间的连接或接通所述第二充电器单元和所述电容器单元之间的连接。
4.如权利要求1所述的扩频时钟生成电路，其中所述调制周期每过一个时间周期就变化。
5.如权利要求1所述的扩频时钟生成电路，其中所述第一充电器单元和所述第二充电器单元是恒流源。
6.如权利要求1所述的扩频时钟生成电路，其中提供多个具有不同电流提供能力的所述第一充电器单元，其中提供多个所述第二充电器单元，它们每个都具有与其相关联的第一充电器单元相同的电流提供能力，以及其中为所述第一充电器单元和第二充电器单元中的每一个提供所述切换单元，并且根据所述调制周期控制所述切换单元，使得所述电容器单元的充电和放电量变为常数。
7.如权利要求1所述的扩频时钟生成电路，其中提供数字控制电路，用于根据所述调制周期生成n位的输出码，其中n是自然数；其中提供多个所述第一充电器单元，它们的电流提供能力被2的幂加权；其中提供多个所述第二充电器单元，它们每一个都具有与其相关联的第一充电器单元相同的电流提供能力；以及其中为所述第一充电器单元和第二充电器单元中的每一个提供所述切换单元，并且根据所述输出码来控制所述切换单元。
8.如权利要求7所述的扩频时钟生成电路，其中生成所述输出码，使得所述电容器单元的充电和放电量变为常数。
9.一种控制扩频时钟生成电路的方法，包括如下步骤在调制周期所改变到的多种不同周期的每种周期中，交替地对电容器单元充电或放电；根据在所述电容器单元中积累的电荷量来输出电压值；和输出指示了根据与所述电荷量相对应的电压值被调制的振荡频率的信号。
10.如权利要求9所述的控制扩频时钟生成电路的方法，其中执行交替对所述电容器单元充电或放电的步骤，使得根据所述调制周期来控制所述电容器单元的充电和放电电流量，从而在所述调制周期的所有周期中所述电容器单元的充电和放电量都相同。
11.如权利要求9所述的控制扩频时钟生成电路的方法，还包括根据所述调制周期生成n位的输出码的步骤，其中n是自然数，其中执行交替对所述电容器单元充电或放电的步骤，使得充电和放电电流的量可以被切换为(2n-1)级，并且在根据所述调制周期选择充电和放电电流量之后执行充电或放电。
全文摘要
本发明公开了一种扩频时钟生成电路及其控制方法，该扩频时钟生成电路提供了具有较小抖动及理想扩展频谱的时钟，并使得能够减少电路规模和功耗。为此，电流控制类型调制器(19a)装配有电流源(Ia)(电流4i)。例如，通过适当地设置晶体管的大小，如此设计充电器单元(CGa)和放大器单元(DGa)，使得允许流过电流i、2i和4i。重复调制周期CIa至CIIIa，并且根据每种调制周期从切换控制电路(20a)生成输出码。根据输出码控制切换单元(SSa)，由此以与输出码相对应的充电/放电电流CDI对电容器元件C1充电或放电。因此，对于CIa至CIIIa的所有调制周期，充电量和放电量都具有相同的值，即，6i[A·时钟]。
文档编号H04B15/02GK1819464SQ200510076690
公开日2006年8月16日 申请日期2005年6月13日 优先权日2005年2月7日
发明者斋藤修一, 冈田浩司 申请人:富士通株式会社