专利名称：用于去除水平噪声的图像传感器的制作方法
技术领域：
本发明涉及一种图像传感器；并且，更具体地，涉及一种具有高分辨率的图像传感器，用于去除互补金属氧化物半导体(CMOS)图像传感器或体电荷调制器件(bulk charge modulated device，BCMD)图像传感器中的水平噪声。
背景技术：
一般而言，传统图像传感器主要用在由352像素×288像素组成的CIF水平或由640像素×480像素组成的VGA水平中。最近，图像传感器市场中主要交易的是高于一兆-像素的高分辨率的图像传感器。由于图像传感器的分辨率高于一兆-像素，已出现了未在传统CIF水平和VGA水平中显示的新问题。
通常，在图像传感器中所发生的噪声可主要分为垂直噪声和水平噪声。由固定模式噪声(FPN)所引起的垂直噪声可主要通过相关双采样(CDS)技术来去除。另一方面，发生在高分辨率图像传感器中的水平噪声是由每个负载晶体管的栅和漏之间的寄生电容所引起的。因此，去除水平噪声是困难的。
图1是示出发生于正在研发中的1.3兆-像素产品中的水平噪声的图片。
如图1中所示，水平噪声出现于根据水平方向的屏幕上的亮对象区域中。水平噪声的发生是因为位于包括对应于所述亮对象的预定像素的行中的像素小于位于上面或下面的对应于所述亮对象的预定像素的行中的相邻像素。
水平噪声发生在高于一兆-像素的高分辨率的图像传感器中是因为由偏置电流操作的负载晶体管增加高于传统负载晶体管，以致由此增加了负载晶体管的栅极和漏极之间的总寄生电容。
该结构问题可通过增加所述偏置电流来改善，但是每个列模拟总线的电流也相应增加，以致由此减小了像素的动态范围并使光学特性恶化。
发明内容
因此，本发明的目的是提供一种图像传感器，用于通过调节图像传感器的读出电路中有源晶体管以及与所述有源晶体管形成电流镜的负载晶体管的大小来去除水平噪声。
在本发明的一个方面，提供了一种图像传感器，包括像素阵列，包括多个位于每行或列的单元像素；位于每行或列的模拟总线，用于传递所述像素阵列的输出信号；以及读出电路，用于读取加载于所述模拟总线上的像素阵列的输出信号，其中所述读出电路包括多个第一晶体管，具有连接到列模拟总线的漏极和连接到供给电压的源极；以及第二晶体管，具有连接到所述第二晶体管的栅极和所述第一晶体管的栅极的漏极，及连接到所述供给电压的源极，其中，所述第二晶体管的大小大于所述第一晶体管的大小。
根据本发明的另一个方面，提供了一种图像传感器，包括像素阵列，包括多个位于每行或列的单元像素；位于每行或列的模拟总线，用于传递所述像素阵列的输出信号；以及读出电路，用于读取加载于所述模拟总线上的像素阵列的输出信号，其中所述读出电路包括多个第一晶体管，具有连接到列模拟总线的漏极和连接到供给电压的源极；以及第二晶体管，具有连接到所述第二晶体管的栅极和所述第一晶体管的栅极的漏极，及连接到所述供给电压的源极，其中，第二电流的量大于第一电流的量。
根据下面结合附图给出的优选实施例的描述，本发明的以上和其它目的及特征将变得显而易见，在附图中
图1是示出发生于正在研发中的1.3兆-像素产品中的水平噪声的图片；图2是描述根据本发明一实施例的具有m×n像素阵列的图像传感器的框图；图3是说明当负载晶体管和有源晶体管的大小比是1∶1时的浮动扩散节点(floating diffusion node)电压和偏置电压的时序图；图4是示出图3中所示的偏置电压的放大时序图；图5是说明当负载晶体管和有源晶体管的大小比是1∶5时的浮动扩散节点电压和偏置电压的时序图；图6A是示出当负载晶体管和有源晶体管的大小比是1∶1时的水平噪声的图片；并且图6B是示出当负载晶体管和有源晶体管的大小比是1∶5时的水平噪声的图片。
具体实施例方式
下文中，将参考附图来详细描述根据本发明的图像传感器。
图2是描述根据本发明一实施例的具有n×m像素阵列的图像传感器的框图。
参考图2，所述图像传感器包括像素阵列和读出电路250。
像素阵列包括列模拟总线201和单元像素202。像素阵列还包括n×m矩阵。该m是列数而该n是行数。读出电路250通过列模拟总线201与单元像素202连接并从单元像素202获取数据。
高于一兆-像素的高分辨率的图像传感器通常包括n×m像素阵列，其中列数，即m，大于1024。因此，大于1024列的单元像素沿行的方向设置。图像传感器包括在每列的相关双采样(CDS)块(未示出)，其包括CDS电路。当图像传感器读取像素数据时，沿像素阵列的一行排列的像素数据被同时或在相同时钟循环传递到CDS块的CDS电路。CDS电路的输出信号响应于列地址被依次传递到模拟信号处理器(未示出)。
本领域技术人员众所周知的是，图2中所示的结构是基于行的扫描方法。
另一方面，基于列的扫描方法包括行模拟总线，而不是列模拟总线。这样，在扫描期间若一列被选择，则该所选列的像素数据通过行模拟总线输出。
单元像素202被提供有作为光电检测器(PD)来工作的光电二极管及四个晶体管。
PD响应于输入的光而产生光电荷。所述四个晶体管是传递晶体管Tx、重置晶体管Rx、驱动晶体管Dx和选择晶体管Sx。传递晶体管Tx将由PD收集的光电荷传递到浮动扩散节点FD。重置晶体管Rx将浮动扩散节点FD的电位设置为一合理值并通过输出存储于浮动扩散节点FD中的电荷来重置浮动扩散节点FD的电压。驱动晶体管Dx通过将浮动扩散节点FD的电位施加至栅极而作为源跟随器缓冲放大器来工作。选择晶体管Sx作为开关而工作以将施加至驱动晶体管Dx的栅极的浮动扩散节点FD的电位传递到列模拟总线201。
对于更多有关图像传感器工作的细节，电位像素的工作如下。
首先，通过接通重置晶体管Rx来重置浮动扩散节点FD的电压。通过接通选择晶体管Sx来选择所需单元像素202。测量从驱动晶体管Dx输出的第一输出电压V1。
接下来，传递晶体管Tx被接通。在此，集合在PD中的所有光电荷被传递至浮动扩散节点FD。传递晶体管Tx被关断。从驱动晶体管Dx输出的第二输出电压V2被测量。
第一输出电压V1与第二输出电压V2之间的电压差被产生。该电压差(V1-V2)是基于所述光电荷而产生的并且是像素数据的净值(purevalue)。
在此，与列模拟总线201连接的读取电路250用于读取第一输出电压V1和第二输出电压V2，并且包括CDS电路的CDS块用于对由读取电路250所读取的第一输出电压V1和第二输出电压V2进行采样。
读取电路250包括有源晶体管MF和多个负载晶体管ML<m:0>。每个负载晶体管ML<m:0>通过列模拟总线201与每个单元像素202连接。有源晶体管MF位于每行并与负载晶体管ML<m:0>形成电流镜。
同时，传统读出电路被设计为使负载晶体管ML和有源晶体管MF的大小比为1∶1。在此，负载晶体管ML和有源晶体管MF的大小比表示负载晶体管ML的大小与有源晶体管MF的大小之比。因此，在负载晶体管ML和有源晶体管MF的大小比为1∶1的情况下，相同的电流流动在列模拟总线201上。
在上述操作中，每个PD的电压由邻近的光的亮度来确定。例如，暴露于亮光的PD具有低电压而暴露于暗光的PD具有高电压。
浮动扩散节点FD的电压通过单元像素202的每个驱动晶体管Dx以及读出电路250的每个负载晶体管ML<m:0>而具有源跟随器结构。每个列模拟总线201的输出电压Vout由浮动扩散节点FD的电压以及在负载晶体管ML<m:0>上流动的偏置电流Ibias来确定。
图3是说明当负载晶体管和有源晶体管的大小比是1∶1时的浮动扩散节点电压和偏置电压的时序图。
参考图3，如图2中所述，首先，通过接通重置晶体管Rx来重置浮动扩散节点FD的电压。通过接通选择晶体管Sx来选择所需的单元像素，并且响应于图3中的写重置信号的激励周期(activation period)来测量从驱动晶体管Dx输出的第一输出电压V1。这里，如图3中所示，第一输出电压V1是大约2.1V。
接下来，传递晶体管Tx在预定时间之后被接通。集合在PD中的所有光电荷被传递到浮动扩散节点FD，并且从驱动晶体管Dx输出的第二输出电压V2响应于图3中的写信号的激励周期而得以测量。这里，如图3中所示，第二输出电压V2是大约1.9V、1.2V或0.9V。
然后，有可能通过计算第一输出电压V1和第二输出电压V2之间的电压差来获得像素数据的净值。
在以上陈述中，作为负载晶体管ML<m:0>的栅极工作电压的偏置电压Vbias仅受构成读出电路的有源晶体管MF的偏置电流Ibias的影响。另外，偏置电压Vbias在每个列模拟总线的输出电压Vout将第一输出电压V1改变成第二输出电压期间根据交迭电容(overlap capacitance)而变化。在此，所述交迭电容是与负载晶体管ML的漏极连接的列模拟总线与负载晶体管ML<m:0>的栅极之间的寄生电容Cp。因此，在对第二输出电压V2，即图3中的T_READ进行采样时，偏置电压Vbias不能得到稳定以致由此在屏幕上出现水平噪声。
也就是说，如上所述，水平噪声发生在高于一兆-像素的高分辨率的图像传感器中是因为负载晶体管ML<m:0>的栅和漏之间的寄生电容Cp<m:0>的数量被增加。
图4是示出图3中所示的偏置电压的放大时序图。
如图4中所示，在列模拟总线处的输出电压Vout的变化较高时，偏置电压Vbias的变化变得较高。而且，在偏置电压Vbias的变化较高时，偏置电压Vbias变得较低。在偏置电压Vbias较低时，在负载晶体管ML<m:0>的源-漏流动的偏置电流Ibias变得较小。在偏置电流Ibias降低时，驱动晶体管Dx的栅-源电压Vgs减小。
因此，基于第一输出电压V1和第二输出电压V2之间电压差的具有水平噪声的预定像素的采样值小于正常像素。结果，水平噪声出现在屏幕上。
而且，偏置电压Vbias不能早于传统CIF水平或VGA水平而稳定的原因是，由偏置电流Ibias操作的、高于一兆-像素的高分辨率的图像传感器的电容性负载增加成比传统CIF水平或VGA水平高。即，在高于一兆-像素的高分辨率的图像传感器中，水平方向上的分辨率显著增加，并且结果，包括有源晶体管MF的栅电容、所有负载晶体管ML<m:0>的栅电容以及每个偏置电压Vbias节点的寄生电容Cp<m:0>的电容性负载被增加。
上述水平噪声可通过增加流动于构成读出电路的负载晶体管ML的偏置电流Ibias来去除。但是偏置电流Ibias的增加导致在每个列模拟总线的电流增加。因此，像素的动态范围减小并且光学特性恶化。
因此，在本发明的一个实施例中，读出电路250中的有源晶体管MF的大小增加为A乘以ML_SIZE。因此，从有源晶体管MF的漏极流到源极的电流增加为A乘以偏置电流Ibias。其中，ML_SIZE是负载晶体管ML的大小，偏置电流Ibias是从负载晶体管ML的漏流到源的电流，并且A限定为大于1的实数。
特别是，读出电路250的负载晶体管ML具有连接到列模拟总线201的漏极及连接到地电压的源极。而且，有源晶体管MF具有连接到有源晶体管MF栅极和负载晶体管ML<m:0>栅极的漏极，及连接到地电压的源。而且，当前有源晶体管MF的大小大于负载晶体管ML的大小。本领域技术人员众所周知的是晶体管的大小依赖于W/L比。
因此，偏置电压Vbias得以迅速稳定且水平噪声得以解决而不影响光学特性，并且同时，在列模拟总线上流动的偏置电流Ibias与在传统图像传感器中水平相同。
图5是说明当负载晶体管和有源晶体管的大小比是1∶5时的浮动扩散节点电压和偏置电压的时序图。
更具体地，图5是当负载晶体管ML和有源晶体管MF的大小比是1∶5，即A为5时浮动扩散节点电压和读出电路中的偏置电压的时序图。
参考图5，浮动扩散节点FD的电压和偏置电压Vbias比图3的稳定。即，在对第二输出电压V2，即图3到5中的T_READ进行采样时，图3的浮动扩散节点FD的电压从1.9V摆动到0.9V。另一方面，图5的浮动扩散节点FD的电压仅变化成稳定在大约0.9V。因此，在对第二输出电压V2，即图3到5中的T_READ进行采样时，图5的偏置电压Vbias比图3和4的稳定。
如上所述，根据本发明的实施例，负载晶体管ML的大小比根据偏置电流Ibias及ML_SIZE来设置以使流动于列模拟总线上的电流与以前相同。同时，有源晶体管MF的大小比被设置为A乘以ML_SIZE以由此将有源晶体管的电流设置为A乘以偏置电流Ibias的值。其中，A是大于1的实数。因此，偏置电压Vbias得以迅速稳定，并且水平噪声得以解决而不影响光学特性。
图6A和6B是将根据传统读出电路的水平噪声与根据本发明的一个实施例的水平噪声相比较的图片。
更具体地，图6A是在负载晶体管ML和有源晶体管MF的大小比为1∶1的情况下的图片，而图6B是根据本发明负载晶体管ML和有源晶体管MF的大小比为1∶5的情况下的图片。
参考图6A和6B，图6B的图片中所示的水平噪声比图6A的图片中所示的水平噪声改进得多。
根据本发明的另一个实施例，有源晶体管MF的大小比被设置为ML_SIZE。同时，负载晶体管ML的大小比被设置为ML_SIZE除以A的值。其中，A被限定为大于1的实数。这样，有可能在列模拟总线上流动一致的偏置电流Ibias。
在该情况下，应该改变位于每列的负载晶体管ML<m:0>的所有结构。然而，当负载晶体管ML<m:0>被设计为指型(finger type)时，通过借助于任选地处理金属接线来调节大小，有可能容易地实施本发明的实施例。
如上所述，本发明的图像传感器通过调节图像传感器的读出电路中的有源晶体管和与有源晶体管形成电流镜的负载晶体管的大小比来去除水平噪声。
另外，本发明可应用于具有读出电路的所有类型的图像传感器，如互补金属氧化物半导体(CMOS)图像传感器或体电荷调制器件(BCMD)图像传感器。
本申请包含2004年10月30日在韩国专利局提交的韩国专利申请No.2004-87686和2005年9月9日在韩国专利局提交的韩国专利申请No.2005-84261相关的主题，其全部内容在此引入作为参考。
尽管已针对特定实施例描述了本发明，但对于本领域技术人员显而易见的是，可在如所附权利要求中所限定的本发明的精神和范围内进行各种改变和修改。
权利要求
1.一种图像传感器，包括像素阵列，包括多个位于每行或列的单元像素；模拟总线，位于每行或列，用于传递所述像素阵列的输出信号；以及读出电路，用于读取加载于所述模拟总线上的像素阵列的输出信号，其中所述读出电路包括多个第一晶体管，具有连接到列模拟总线的漏极和连接到供给电压的源极；以及第二晶体管，具有连接到所述第二晶体管的栅极和所述第一晶体管的栅极的漏极，及连接到所述供给电压的源极，其中，所述第二晶体管的大小大于所述第一晶体管的大小。
2.如权利要求1的图像传感器，其中流经所述第二晶体管的电流量相对大于流动于所述第一晶体管上的电流量。
3.如权利要求2的图像传感器，其中所述第一晶体管位于每行而所述第二晶体管与所述第一晶体管形成电流镜。
4.如权利要求2的图像传感器，其中所述第一晶体管位于每列而所述第二晶体管与所述第一晶体管形成电流镜。
5.如权利要求2的图像传感器，其中所述第一晶体管和所述第二晶体管是NMOS晶体管。
6.如权利要求2的图像传感器，其中所述供给电压是地电压。
7.一种图像传感器，包括像素阵列，包括多个位于每行或列的单元像素；模拟总线，位于每行或列，用于传递所述像素阵列的输出信号；以及读出电路，用于读取加载于所述模拟总线上的像素阵列的输出信号，其中所述读出电路包括多个第一晶体管，具有连接到列模拟总线的漏极和连接到供给电压的源极；以及第二晶体管，具有连接到所述第二晶体管的栅极和所述第一晶体管的栅极的漏极，及连接到所述供给电压的源极，其中，第二电流的量大于第一电流的量。
8.如权利要求7的图像传感器，其中所述第一晶体管位于每行而所述第二晶体管与所述第一晶体管形成电流镜。
9.如权利要求7的图像传感器，其中所述第一晶体管位于每列而所述第二晶体管与所述第一晶体管形成电流镜。
10.如权利要求7的图像传感器，其中所述第一晶体管和所述第二晶体管是NMOS晶体管。
11.如权利要求7的图像传感器，其中所述供给电压是地电压。
全文摘要
在此公开的是一种用于去除水平噪声的图像传感器。该图像传感器包括像素阵列，包括多个位于每行或列的单元像素；位于每行或列的模拟总线，用于传递所述像素阵列的输出信号；以及读出电路，用于读取加载于所述模拟总线上的像素阵列的输出信号，其中所述读出电路包括多个第一晶体管，具有连接到列模拟总线的漏极和连接到供给电压的源极；以及第二晶体管，具有连接到所述第二晶体管的栅极和所述第一晶体管的栅极的漏极，及连接到所述供给电压的源极；其中，所述第二晶体管的大小大于所述第一晶体管的大小。
文档编号H04N5/335GK1767599SQ200510117260
公开日2006年5月3日 申请日期2005年10月31日 优先权日2004年10月30日
发明者金永镇, 金南烈 申请人:美格纳半导体有限会社