专利名称：一种无线通信系统中在gps失效后产生维持时钟输出的方法和系统的制作方法
技术领域：
本发明涉及一种无线通信系统中在GPS失效后产生维持时钟输出的方法和系统，尤其涉及一种无线通信系统中利用FPGA、DSP在GPS失效后产生维持时钟输出的方法和系统。
背景技术：
在无线通信系统中，需要利用GPS接收机输出的高精度定时脉冲作为基站各种时序的基准控制信号，但是由于GPS信号经常会受到各种外界干扰，此时GPS接收机输出信号会出现短时或长时间中断，造成基站设备工作异常。为了在受到干扰时，仍然能够保证系统长时间设备工作正常，同时又不需要花费过高成本，势必需要采用一种时钟维持技术来满足要求，且保证此维持时钟与标准GPS信号的相位偏差不超过70us。
因此，本发明提出了一种无线通信系统中在GPS失效后产生维持时钟输出的方法和系统。
发明内容
本发明的目的在于提供一种无线通信系统中在GPS失效后产生维持时钟输出的方法和系统。
为了保证GPS接收机输出信号在受到外界干扰时，系统仍然能够长时间正常工作，同时又不需要花费太高的成本，本发明提出了一种无线通信系统中在GPS失效后产生维持时钟输出的方法和系统。
本发明提出的一种无线通信系统中在GPS失效后产生维持时钟输出的方法，包括以下步骤(1)恒温晶振输出晶振时钟到时钟维持电路中；(2)GPS输出定时脉冲信号到所述时钟维持电路中；
(3)当所述GPS定时脉冲信号正常时，所述时钟维持电路对所述晶振时钟和定时脉冲信号进行处理并得到周期时间内的计数偏差值，输出给补偿算法处理模块处理器；(4)所述补偿算法处理模块处理器通过温度传感器记录环境温度；(5)所述补偿算法处理模块处理器对偏差值、时间和环境温度进行处理，得到偏差值随时间和温度变化的规律；(6)当GPS定时脉冲信号失效时，所述补偿算法处理模块处理器根据所述规律得到下一个周期时间内的计数偏差计数值，并把此计数偏差值输出到所述时钟维持电路；(7)根据接收到的下一个周期时间内的计数偏差值，所述时钟维持电路获得所需的GPS定时信号维持时钟。
优选地，在所述无线通信系统中在GPS失效后产生维持时钟输出的方法中，所述步骤(3)和步骤(7)进一步包括以下步骤A.将所述时钟维持电路接收到的所述晶振时钟先经锁相环电路倍频，并把倍频后的晶振时钟作为所述时钟维持电路运行的工作时钟；B.将所述时钟维持电路接收到的所述定时脉冲信号通过毛刺滤除及信号确定性检测电路进行滤波和检测；C.由晶振脉冲计数控制信号产生电路形成晶振脉冲计数控制信号；D.由晶振脉冲计数电路在所述晶振脉冲计数控制信号周期时间内对倍频后的晶振时钟计数并得到计数偏差值；E.在GPS定时脉冲信号有效时，补偿算法处理模块接口控制电路在所述晶振脉冲计数控制信号的低电平产生补偿算法处理模块中断信号，将所述晶振脉冲计数电路的计数偏差值送至补偿算法处理模块；F.在GPS失效时，所述补偿算法处理模块接口控制电路根据定时脉冲维持信号产生电路产生的周期信号产生补偿算法处理模块中断信号，把补偿算法处理模块估值计算的下一个周期时间内的偏差值由补偿算法处理模块送至时钟维持电路；G.在GPS失效时，所述定时脉冲维持信号产生电路根据补偿算法处理模块估值计算的下一个周期时间内偏差值产生GPS定时脉冲维持信号；H.由GPS定时脉冲与定时脉冲维持信号切换控制电路选择输出信号。
其中，所述步骤G进一步包括a.偏差值高位比较电路根据补偿算法处理模块估计的下一个周期时间内的倍频后的晶振脉冲实际与理论计数偏差的高m位得到GPS定时脉冲信号周期时间内晶振脉冲实际与理论计数偏差值；b.初始维持计数值修正电路根据GPS定时脉冲信号周期时间内的理论晶振脉冲个数加上或减去所述偏差值高位比较电路输出值，得到初始维持最大值；c.初始维持最大值锁存电路进行初始维持最大值的数据锁存；d.偏差值高位调整电路根据来自所述补偿算法处理模块接口控制电路的脉冲计数偏差值最高位，将偏差值的高m位+/-α×(偏差值高位比较结果值-1)作为偏差时间信号产生电路所需计数初始值的高m位；e.偏差值锁存电路根据偏差值高位调整值和补偿算法处理模块所写入的偏差值低(β-m)位，对偏差数据进行锁存；f.所述偏差时间信号产生电路根据所述偏差值锁存电路锁存的偏差值，产生偏差时间信号用于定时脉冲维持信号计数产生电路；g.所述定时脉冲维持信号计数产生电路在GPS定时脉冲有效时，在每GPS定时脉冲上升沿清0，以倍频后的晶振脉冲信号为时钟，根据初始维持最大值计数产生GPS定时脉冲维持信号，在GPS定时脉冲失效时，根据偏差时间信号和初始维持最大值产生GPS定时脉冲维持信号；h.周期信号产生电路用于在GPS定时脉冲失效时根据定时脉冲维持信号产生秒周期信号。
优选地，在所述无线通信系统中在GPS失效后产生维持时钟输出的方法的所述步骤(5)中，所述补偿算法处理模块对接收到的偏差值个数进行计数，然后所述补偿算法处理模块处理器对所述恒温晶振每个定时周期内计数偏差值进行时间、温度二维变量最小二乘估计运算，就可找到偏差计数值随时间、温度变化的规律。
其中，所述补偿算法处理模块估算偏差计数值随时间、温度变化的规律所使用的最小二乘估计公式如下所示t1T1t2T2······tnTnab=y1y2···yn,]]>则[a b]＝[ATA]-1ATY其中，A=t1T1t2T2······tnTn,]]>Y=y1y2···yn,]]>t1，t2，……，tn为采样样本时间；T1，T2，……，Tn为采样时间对应温度；y1，y2，……，yn为采样点对应偏差计数值；n为采样个数；a，b为最终将得到的规律系数。
优选地，本发明中所述时钟维持电路为FPGA电路，所述补偿算法处理模块为DSP处理器。
所述GPS定时脉冲与定时脉冲维持信号切换控制电路进行切换时采用人为延长GPS失效时间的方法，具体为当GPS信号刚恢复时，比较此时维持信号和GPS信号的相位差，根据此相位差，每GPS定时脉冲周期时间调整αns的相位，对维持信号相位进行调整。
本发明所提出的一种无线通信系统中在GPS失效后产生维持时钟输出的系统，包括GPS接收机、时钟维持电路、补偿算法处理模块处理器、恒温晶振和温度传感器，其中，所述恒温晶振输出晶振时钟到所述时钟维持电路中；所述GPS输出定时脉冲信号到所述时钟维持电路中；当所述GPS定时脉冲信号正常时，所述时钟维持电路对所述晶振时钟和定时脉冲信号进行处理并得到周期时间内的计数偏差值，输出给所述补偿算法处理模块处理器；所述补偿算法处理模块处理器通过温度传感器记录环境温度；所述补偿算法处理模块处理器对偏差值、时间和环境温度进行处理，得到偏差值随时间和温度变化的规律；当GPS定时脉冲信号失效时，所述补偿算法处理模块处理器根据所述规律得到下一个周期时间内的计数偏差计数值，并把此计数偏差值输出到所述时钟维持电路；根据接收到的下一个周期时间内的计数偏差值，所述时钟维持电路获得所需的GPS定时信号维持时钟。
优选地，所述时钟维持电路包括锁相环电路、毛刺滤除及信号确定性检测电路、晶振脉冲计数控制信号产生电路、晶振脉冲计数电路、补偿算法处理模块接口控制电路、定时脉冲维持信号产生电路和GPS定时脉冲与定时脉冲维持信号切换控制电路；其中，所述时钟维持电路接收到的所述晶振时钟先经所述锁相环电路倍频，并且该倍频后的晶振时钟作为所述时钟维持电路运行的工作时钟；所述时钟维持电路接收到的所述定时脉冲信号通过所述毛刺滤除及信号确定性检测电路进行滤波和检测；所述晶振脉冲计数控制信号产生电路形成晶振脉冲计数控制信号；所述晶振脉冲计数电路在所述晶振脉冲计数控制信号周期时间内对倍频后的晶振时钟计数并得到计数偏差值；在GPS定时脉冲信号有效时，所述补偿算法处理模块接口控制电路在所述晶振脉冲计数控制信号的低电平产生补偿算法处理模块中断信号，并把所述晶振脉冲计数电路的计数偏差值输出到所述补偿算法处理模块；在GPS失效时，所述补偿算法处理模块接口控制电路根据所述定时脉冲维持信号产生电路产生的周期信号产生补偿算法处理模块中断信号，把补偿算法处理模块估值计算的下一个周期时间内的偏差值由补偿算法处理模块输出至时钟维持电路；在GPS失效时，所述定时脉冲维持信号产生电路根据补偿算法处理模块估值计算的下一个周期时间内偏差值产生GPS定时脉冲维持信号；所述GPS定时脉冲与定时脉冲维持信号切换控制电路选择输出信号。
其中，所述定时脉冲维持信号产生电路包括偏差值高位比较电路、初始维持计数值修正电路、初始维持最大值锁存电路、偏差值高位调整电路、偏差值锁存电路、偏差时间信号产生电路、定时脉冲维持信号计数产生电路和周期信号产生电路；其中，所述偏差值高位比较电路根据补偿算法处理模块估计的下一个周期时间内的倍频后的晶振脉冲实际与理论计数偏差的高m位得到GPS定时脉冲周期时间内晶振脉冲实际与理论计数偏差值；所述初始维持计数值修正电路根据GPS定时脉冲周期时间内的理论晶振脉冲个数加上或减去所述偏差值高位比较电路输出值，得到初始维持最大值；所述初始维持最大值锁存电路进行初始维持最大值的数据锁存；所述偏差值高位调整电路根据来自所述补偿算法处理模块接口控制电路的脉冲计数偏差值最高位，将偏差值的高m位+／-α×(偏差值高位比较结果值-1)作为所述偏差时间信号产生电路所需计数初始值的高m位；所述偏差值锁存电路根据偏差值高位调整值和补偿算法处理模块所写入的偏差值低(β-m)位，对偏差数据进行锁存；所述偏差时间信号产生电路根据所述偏差值锁存电路锁存的偏差值，产生偏差时间信号用于所述定时脉冲维持信号计数产生电路；所述定时脉冲维持信号计数产生电路在GPS定时脉冲有效时，在每GPS定时脉冲上升沿清0，以倍频后的晶振脉冲信号为时钟，根据初始维持最大值计数产生定时脉冲维持信号，在GPS定时脉冲失效时，根据偏差时间信号和初始维持最大值产生定时脉冲维持信号；所述周期信号产生电路用于在GPS定时脉冲失效时根据定时脉冲维持信号产生秒周期信号。
优选地，所述补偿算法处理模块处理器对接收到的偏差值个数进行计数，然后所述补偿算法处理模块处理器对所述恒温晶振每个定时周期内计数偏差值进行时间、温度二维变量最小二乘估计运算，就可找到偏差计数值随时间、温度变化的规律。
其中，所述补偿算法处理模块估算偏差计数值随时间、温度变化的规律所使用的最小二乘估计公式如下所示t1T1t2T2······tnTnab=y1y2···yn,]]>则[a b]＝[ATA]-1ATY其中，A=t1T1t2T2······tnTn,]]>Y=y1y2···yn,]]>t1，t2，……，tn为采样样本时间；T1，T2，……，Tn为采样时间对应温度；y1，y2，……，yn为采样点对应偏差计数值；n为采样个数；a，b为最终将得到的规律系数。
优选地，本发明中所述时钟维持电路为FPGA电路，所述补偿算法处理模块为DSP处理器。
在所述时钟维持电路中，所述GPS定时脉冲与定时脉冲维持信号切换控制电路进行切换时采用人为延长GPS失效时间的方法，具体为当GPS信号刚恢复时，所述GPS定时脉冲与定时脉冲维持信号切换控制电路比较此时维持信号和GPS信号的相位差，根据此相位差，每GPS定时脉冲周期时间调整αns的相位，对维持信号相位进行调整。
通过使用本发明所述的无线通信系统中在GPS失效后产生维持时钟输出的方法和系统，在使用较少成本的情况下，有效地保证了GPS即使受到短时干扰，通信系统也能够正常运行，大大提高了系统整体的工作性能。
下面结合附图对本发明的具体实施方式
作进一步详细的描述，其中图1是本发明的整体电路结构示意图；图2是FPGA电路2的电路功能结构示意图；图3是FPGA电路中10ms维持信号产生电路2-6的电路功能结构示意图。
具体实施例方式
下面结合附图进一步详细说明本发明所提供的无线通信系统中在GPS失效后产生维持时钟输出的方法和系统，但本发明并不因此而受到任何限制。
图1是本发明的整体电路结构示意图。本发明所述的无线通信系统中在GPS失效后产生维持时钟输出的系统包括GPS接收机1、时钟维持电路2、补偿算法处理模块3、恒温晶振4和温度传感器5；其中在本实施例中时钟维持电路2采用FPGA电路即可编程逻辑电路来实现，补偿算法处理模块3采用DSP处理器来实现，并且在下面的说明中二者分别采用FPGA电路和DSP处理器进行具体描述。GPS接收机1连接FPGA电路2的信号输入端，FPGA电路2的数据输入输出端连接DSP处理器3的数据输入输出端，DSP处理器3的输入输出端连接温度传感器5的输入输出端，恒温晶振4的信号输出端连接FPGA电路2的信号输入端，FPGA电路2输出10ms定时脉冲用于整个系统时序运行(定时脉冲周期可选，在本实施例中采用10ms)。
其中，本发明中采用具有较高稳定度的恒温晶振4，其输出10MHz时钟(晶振时钟频率可选，在本实施例中采用10MHz)进入FPGA电路2中，此时钟在FPGA电路2中经过锁相倍频后作为系统工作时钟(倍频数可选，在本实施例中采用8倍频)，倍频的目的是使用倍频时钟可以有效减少计数偏差，当GPS信号正常时，FPGA根据接收机输出的高准确度定时脉冲信号得到周期为1024s(该周期值可选，在本实施例中采用1024s)的晶振脉冲计数控制信号，在每个晶振脉冲计数控制信号周期内对晶振脉冲倍频时钟进行不间断计数，得到实际倍频脉冲个数与理论个数的偏差值并进行锁存，每1024s将锁存后偏差值送入DSP处理器3，DSP处理器3同时通过温度传感器5记录每1024s周期的环境温度。DSP对接收到的偏差值个数进行计数，当计数到足够个数时，DSP处理器3对恒温晶振每定时周期计数值进行时间、温度二维变量最小二乘估计运算，即可找到偏差计数值随时间、温度变化的规律。
以下为DSP估算偏差计数值随时间、温度变化的规律所使用的最小二乘估计公式t1T1t2T2······tnTnab=y1y2···yn]]>则[a b]＝[ATA]-1ATY其中A=t1T1t2T2······tnTn,]]>Y=y1y2···yn,]]>t1，t2，......，tn为采样样本时间；T1，T2，......，Tn为采样时间对应温度；y1，y2，......，yn为采样点对应偏差计数值；n为采样个数；a，b为最终将得到的规律系数。
根据上述估计公式，可得到偏差计数值随时间、温度变化的规律。
当GPS失效时，DSP处理器3根据以上规律得到FPGA电路2内部对晶振脉冲倍频时钟计数的下一1024s周期偏差计数值，通过FPGA电路2中的定时脉冲维持信号产生电路(在本实施例中为10ms维持信号产生电路2-6)得到基站工作所需的GPS信号维持时钟，并可做到维持较长时间(本实施例中为24小时)不干扰基站正常工作。
当维持时钟维持了较长时间后，如果此时GPS信号恢复，若对维持信号和GPS信号进行直接切换，由于两信号相位相差可能几十us，造成话音质量一段时间严重下降，故此时需要对维持信号进行缓慢调整。在此采用的人为延长GPS失效时间的办法。当GPS信号刚恢复时，比较此时维持信号和GPS信号的相位差，根据此相位差，每10ms周期调整αns(该数值可选，在本实施例中采用12.5ns)进行缓慢调整，缓慢调整的过程即为人为延长的GPS失效时间，此后再切换到已恢复的GPS信号。
此技术通过较少的成本，精确的估算方法，有效的达到基站工作需求，保证了GPS即使受到短时干扰时，也能长时间使基站通信正常的需求，大大提高了整体工作性能。
图2是FPGA电路2的电路功能结构示意图。如图2所示，FPGA电路2由锁相环电路2-1、毛刺滤除及信号确定性检测电路2-2、晶振脉冲计数控制信号产生电路2-3、晶振脉冲计数电路2-4、DSP接口控制电路2-5、10ms维持信号产生电路2-6和10ms切换控制电路2-7(也就是GPS定时脉冲与定时脉冲维持信号的切换控制电路)组成，其中DSP接口控制电路也就是补偿算法处理模块接口控制电路，在本实施例中采用DSP接口控制电路。
其中，恒温晶振4的时钟输出端连接锁相环电路2-1的时钟输入端，锁相环电路2-1的时钟输出端分别连接毛刺滤除及信号确定性检测电路2-2、晶振脉冲计数控制信号产生电路2-3、晶振脉冲计数电路2-4、DSP接口控制电路2-5、10ms维持信号产生电路2-6、10ms切换控制电路2-7的时钟信号输入端，GPS接收机1的信号输出端连接毛刺滤除及信号确定性检测电路2-2的输入端，毛刺滤除及信号确定性检测电路2-2的输出端分别连接晶振脉冲计数控制信号产生电路2-3、10ms维持信号产生电路2-6、10ms切换控制电路2-7的输入端，晶振脉冲计数控制信号产生电路2-3的信号输出端分别连接晶振脉冲计数电路2-4、DSP接口控制电路2-5的信号输入端，晶振脉冲计数电路2-4的数据输出端连接DSP接口控制电路2-5的数据输入端，DSP接口控制电路2-5的输入输出端连接DSP处理器3的输入输出端，DSP接口控制电路2-5的数据输出端连接10ms维持信号产生电路2-6的数据输入端，10ms维持信号产生电路2-6的输出端连接10ms切换控制电路2-7的输入端，10ms切换控制电路2-7输出10ms定时脉冲。
锁相环电路2-1用于对晶振输出的10MHz脉冲信号进行8倍频作为整个FPGA电路2运行的系统工作时钟，经过倍频后的时钟可以有效的减小晶振脉冲计数电路2-4的计数偏差。
在毛刺滤除及信号确定性检测电路2-2中，毛刺滤除是对GPS接收机输出的信号进行滤波，滤除信号中的毛刺；信号确定性检测是对GPS接收机输出的信号周期的可靠性进行检测，因为系统刚上电时，GPS接收机1输出的信号可能不是工作需要的定时脉冲信号，而是随机信号，这时需要对输出信号的周期进行加窗检测来判定是否是标准的GPS定时脉冲信号。若GPS输出信号周期不符合标准，则整个系统停止工作，反之则系统正常运行。
晶振脉冲计数控制信号产生电路2-3提供晶振脉冲计数电路2-4晶振脉冲计数所需的计数周期控制信号，在GPS正常时，该信号周期为1024s，其中高电平为1024s-300ns，低电平为300ns。在GPS信号失效时，此信号为低电平。
晶振脉冲计数电路2-4计算晶振计数时间控制信号周期内实际80MHz脉冲的个数与理论个数的偏差计数值。根据偏差值可判断当前晶振频率是高于标称值频率还是低于标称值频率。
1024s内理论脉冲个数为80×106×1024＝0x1312D00000，即二进制计数器最低20位为0。考虑晶振的长期老化率，假设晶振频率与标称值偏差达到1ppm，则1024s内实际与理论脉冲个数最大偏差不超过80×106×10-6×1024＝0×14000。因此，计数器位数可保留最低的20位(该数值可选，且其与脉冲计数时间和相应的晶振频率有关，在本实施例中为20)，高位任其溢出。当最低20位中的最高位为‘0’时，表示所用的晶振频率高于标称值频率；当最低20位中的最高位为‘1’时，表示所用的晶振频率低于标称值频率。
DSP接口控制电路2-5在GPS信号有效时，在脉冲计数控制信号的低电平产生DSP中断信号(也就是补偿算法处理模块中断信号，在本实施例中对应DSP中断信号)，将脉冲计数电路的计数结果送至DSP；在GPS信号失效时，根据10ms维持信号产生电路2-6产生的1024s周期信号产生DSP中断信号，把DSP经过估值计算的下一个1024s的偏差值数据由DSP传入FPGA内部的10ms维持信号产生电路2-6。
10ms维持信号产生电路2-6在GPS失效时，根据DSP估值计算的下一个1024s周期的偏差值数据产生GPS 10ms维持信号。
10ms切换控制电路2-7在GPS 10ms有效时，选择GPS信号作为10ms输出信号；在GPS 10ms失效时，选择10ms维持信号作为10ms输出信号。需要注意的是，当GPS 10ms从失效变为有效时，考虑对话音质量的影响，切换时需要做缓慢调整切换。
图3是FPGA电路中10ms维持信号产生电路2-6的电路功能结构示意图。如图3所示，所述10ms维持信号产生电路2-6由偏差值高位比较电路2-6-1、10ms初始维持计数值修正电路2-6-2(也就是初始维持计数值修正电路，本实施例中为10ms)、初始维持最大值锁存电路2-6-3、偏差值高位调整电路2-6-4、偏差值锁存电路2-6-5、偏差时间信号产生电路2-6-6、10ms维持信号计数产生电路2-6-7(即定时脉冲维持信号计数产生电路)、1024s周期信号产生电路2-6-8(也就是周期信号产生电路，其信号周期时间可选，在本实施例中为1024s)组成。
其中，锁相环电路2-1的输出端分别连接偏差值高位比较电路2-6-1、10ms初始维持计数值修正电路2-6-2、初始维持最大值锁存电路2-6-3、偏差值高位调整电路2-6-4、偏差值锁存电路2-6-5、偏差时间信号产生电路2-6-6、10ms维持信号计数产生电路2-6-7、1024s周期信号产生电路2-6-8的输入端，DSP接口控制电路2-5的数据输出端(1)分别连接偏差值高位比较电路2-6-1和偏差值高位调整电路2-6-4的数据输入端，DSP接口控制电路2-5的数据输出端(2)连接偏差值锁存电路2-6-5的输入端，晶振脉冲计数控制信号2-3的信号输出端分别连接偏差值高位比较电路2-6-1、10ms初始维持计数值修正电路2-6-2、初始维持最大值锁存电路2-6-3、偏差值高位调整电路2-6-4、偏差值锁存电路2-6-5的输入端，偏差值高位比较电路2-6-1的输出端分别连接10ms初始维持计数值修正电路2-6-2和偏差值高位调整电路2-6-4的数据输入端，10ms初始维持计数值修正电路2-6-2的输出端连接初始维持最大值锁存电路2-6-3的输入端，初始维持最大值锁存电路2-6-3的输出端连接10ms维持信号计数产生电路2-6-7的输入端，偏差值高位调整电路2-6-4的输出端连接偏差值锁存电路2-6-5的输入端，偏差值锁存电路2-6-5的输出端连接偏差时间信号产生电路2-6-6的输入端，1024s周期信号产生电路2-6-8的输出端分别连接偏差时间信号产生电路2-6-6、偏差值锁存电路2-6-5的输入端，偏差时间信号产生电路2-6-6的输出端连接10ms维持信号计数产生电路2-6-7的输入端，毛刺滤除及信号确定性检测电路2-2的输出端连接10ms维持信号计数产生电路2-6-7的输入端，10ms维持信号计数产生电路2-6-7的输出端分别连接偏差时间信号产生电路2-6-6、1024s周期信号产生电路2-6-8、10ms切换控制电路2-7的输入端。
偏差值高位比较电路2-6-1根据DSP估计的下一个1024s的80MHz脉冲实际与理论计数偏差的高m(该m值根据具体的晶振时钟和具体的计数周期来确定，在本实施例中，m值为8)位得到10ms内80MHz脉冲实际与理论计数偏差值；10ms初始维持计数值修正电路2-6-2根据10ms的理论80MHz脉冲个数0xC3500加上或减去(根据偏差计数值的最高位进行加/减选择，为‘1’时进行加法运算，为‘0’进行减法运算)偏差值高位比较电路2-6-1输出值，得到10ms初始维持最大值(或初始维持最大值)；初始维持最大值锁存电路2-6-3进行10ms初始维持最大值的数据锁存；偏差值高位调整电路2-6-4根据来自DSP接口控制电路2-5的脉冲计数偏差值最高位，将偏差值的高m位加/减α×(偏差值高位比较结果值-1)作为偏差时间信号产生电路2-6-6所需计数初始值的高m位(α的值为10ms内80MHz脉冲计数偏差为1时，1024s内80MHz脉冲计数偏差值的高m位的值，在本实施例中为0X19，脉冲计数偏差值最高位用于判断是进行加运算还是减运算)；偏差值锁存电路2-6-5根据偏差值高位调整值和DSP所写入的偏差值低(β-m)位(该β值可选，在本实施例中为20)，对偏差数据进行锁存；偏差时间信号产生电路2-6-6根据偏差值锁存电路锁存的偏差值，产生周期为几百毫秒(该周期值可选，在本实施例中采用250ms)的偏差时间信号用于10ms维持信号计数产生电路2-6-7；10ms维持信号计数产生电路2-6-7在GPS10ms有效时，在每GPS 10ms上升沿清0，以80MHz脉冲信号为时钟，根据初始维持最大值计数产生10ms维持信号，在GPS 10ms失效时，根据偏差时间信号和初始维持最大值产生10ms维持信号；1024s周期信号产生电路2-6-8用于在GPS 10ms失效时根据10ms维持信号产生1024s周期信号，然后DSP接口控制电路2-5根据此1024s周期信号产生DSP中断。
本发明所提出的一种无线通信系统中在GPS失效后产生维持时钟输出的方法和系统，通过采用具有较高稳定度的恒温晶振，在GPS信号有效时，利用低成本的FPGA、DSP对GPS接收机输出定时信号进行处理，可在GPS信号失效后，获得定时脉冲维持信号，并可维持较长的一段时间，且其与标准信号的相位偏差不超过70μs。
权利要求
1.一种无线通信系统中GPS失效后产生维持时钟输出的方法，其特征在于，包括以下步骤(1)恒温晶振输出晶振时钟到时钟维持电路中；(2)GPS输出定时脉冲信号到所述时钟维持电路中；(3)当所述GPS定时脉冲信号正常时，所述时钟维持电路对所述晶振时钟和定时脉冲信号进行处理并得到周期时间内的计数偏差值，输出给补偿算法处理模块；(4)所述补偿算法处理模块通过温度传感器记录环境温度；(5)所述补偿算法处理模块对偏差值、时间和环境温度进行处理，得到偏差值随时间和温度变化的规律；(6)当GPS定时脉冲信号失效时，所述补偿算法处理模块根据所述规律得到下一个周期时间内的计数偏差值，并把此计数偏差值输出到所述时钟维持电路；(7)根据接收到的下一个周期时间内的计数偏差值，所述时钟维持电路获得所需的GPS定时信号维持时钟。
2.根据权利要求1所述的方法，其特征在于，所述步骤(3)和步骤(7)进一步包括以下步骤A.将所述时钟维持电路接收到的所述晶振时钟先经锁相环电路倍频，并把倍频后的晶振时钟作为所述时钟维持电路运行的工作时钟；B.将所述时钟维持电路接收到的所述定时脉冲信号通过毛刺滤除及信号确定性检测电路进行滤波和检测；C.由晶振脉冲计数控制信号产生电路形成晶振脉冲计数控制信号；D.由晶振脉冲计数电路在所述晶振脉冲计数控制信号周期时间内对倍频后的晶振时钟计数并得到计数偏差值；E.在GPS定时脉冲信号有效时，补偿算法处理模块接口控制电路在所述晶振脉冲计数控制信号的低电平产生补偿算法处理模块中断信号，将所述晶振脉冲计数电路的计数偏差值送至所述补偿算法处理模块；F.在GPS失效时，所述补偿算法处理模块接口控制电路根据定时脉冲维持信号产生电路产生的周期信号产生补偿算法处理模块中断信号，把补偿算法处理模块估值计算的下一个计数控制信号周期时间内的偏差值由补偿算法处理模块送至时钟维持电路；G.在GPS失效时，所述定时脉冲维持信号产生电路根据补偿算法处理模块估值计算的下一个计数控制信号周期时间内偏差值产生GPS定时脉冲维持信号；H.由GPS定时脉冲和定时脉冲维持信号切换控制电路选择输出信号。
3.根据权利要求2所述的方法，其特征在于，所述步骤G进一步包括以下步骤a.偏差值高位比较电路根据补偿算法处理模块估计的下一个周期时间内的倍频后的晶振脉冲实际与理论计数偏差的高m位得到GPS定时脉冲周期时间内晶振脉冲实际与理论计数偏差值；b.初始维持计数值修正电路根据GPS定时脉冲周期时间内的理论晶振脉冲个数加上或减去所述偏差值高位比较电路输出值，得到初始维持最大值；c.初始维持最大值锁存电路进行初始维持最大值的数据锁存；d.偏差值高位调整电路根据来自所述补偿算法处理模块接口控制电路的脉冲计数偏差值最高位，将偏差值的高m位+/-α×(偏差值高位比较结果值-1)作为偏差时间信号产生电路所需计数初始值的高m位；e.偏差值锁存电路根据偏差值高位调整值和补偿算法处理模块所写入的偏差值低(β-m)位，对偏差数据进行锁存；f.所述偏差时间信号产生电路根据所述偏差值锁存电路锁存的偏差值，产生周期偏差时间信号用于定时脉冲维持信号计数产生电路；g.所述定时脉冲维持信号计数产生电路在GPS定时脉冲有效时，在每GPS定时脉冲上升沿清0，以倍频后的晶振脉冲信号为时钟，根据初始维持最大值计数产生定时脉冲维持信号，在GPS定时脉冲失效时，根据偏差时间信号和初始维持最大值产生定时脉冲维持信号；h.周期信号产生电路用于在GPS定时脉冲失效时根据定时脉冲维持信号产生周期信号。
4.根据权利要求1所述的方法，其特征在于，在所述步骤(5)中，所述补偿算法处理模块对接收到的偏差值个数进行计数，然后所述补偿算法处理模块对所述恒温晶振每个定时周期内计数偏差值进行时间、温度二维变量最小二乘估计运算，就可找到偏差计数值随时间、温度变化的规律。
5.根据权利要求4所述的方法，其特征在于，所述补偿算法处理模块估算偏差计数值随时间、温度变化的规律所使用的最小二乘估计公式如下所示t1T1t2T2......tnTnab=y1y2...yn,]]>则[ab]＝[ATA]-1ATY其中，A=t1T1t2T2......tnTn,]]>Y=y1y2...yn,]]>t1，t2，......，tn为采样样本时间；T1，T2，......，Tn为采样时间对应温度；y1，y2，......，yn为采样点对应偏差计数值；n为采样个数；a，b为最终将得到的规律系数。
6.根据权利要求1或2所述的方法，其特征在于，所述时钟维持电路为FPGA电路。
7.根据1至5任一项权利要求所述的方法，其特征在于，所述补偿算法处理模块为DSP处理器。
8.根据权利要求2所述的方法，其特征在于，在所述步骤H中进行切换时采用人为延长GPS失效时间的方法，当GPS信号刚恢复时，比较此时维持信号和GPS信号的相位差，根据此相位差，每GPS定时脉冲信号周期时间内调整αns的相位，对维持信号相位进行调整。
9.一种无线通信系统中在GPS失效后产生维持时钟输出的系统，其特征在于，包括GPS接收机、时钟维持电路、补偿算法处理模块、恒温晶振和温度传感器；其中，所述恒温晶振输出晶振时钟到所述时钟维持电路中；所述GPS输出定时脉冲信号到所述时钟维持电路中；当所述GPS定时脉冲信号正常时，所述时钟维持电路对所述晶振时钟和定时脉冲信号进行处理并得到周期时间内的计数偏差值，输出给所述补偿算法处理模块；所述补偿算法处理模块通过温度传感器记录环境温度；所述补偿算法处理模块对偏差值、时间和环境温度进行处理，得到偏差值随时间和温度变化的规律；当GPS定时脉冲信号失效时，所述补偿算法处理模块根据所述规律得到下一个周期时间内的计数偏差计数值，并把此计数偏差值输出到所述时钟维持电路；根据接收到的下一个周期时间内的计数偏差值，所述时钟维持电路获得所需的GPS定时信号维持时钟。
10.根据权利要求9所述的系统，其特征在于，所述时钟维持电路包括锁相环电路、毛刺滤除及信号确定性检测电路、晶振脉冲计数控制信号产生电路、晶振脉冲计数电路、补偿算法处理模块接口控制电路、定时脉冲维持信号产生电路和GPS定时脉冲与定时脉冲维持信号切换控制电路；其中，所述时钟维持电路接收到的所述晶振时钟先经所述锁相环电路倍频，并且该倍频后的晶振时钟作为所述时钟维持电路运行的工作时钟；所述时钟维持电路接收到的所述定时脉冲信号通过所述毛刺滤除及信号确定性检测电路进行滤波和检测；所述晶振脉冲计数控制信号产生电路形成晶振脉冲计数控制信号；所述晶振脉冲计数电路在所述晶振脉冲计数控制信号周期时间内对倍频后的晶振时钟计数并得到计数偏差值；在GPS定时脉冲信号有效时，所述补偿算法处理模块接口控制电路在所述晶振脉冲计数控制信号的低电平产生补偿算法处理模块中断信号，并把所述晶振脉冲计数电路的计数偏差值输出到所述补偿算法处理模块；在GPS失效时，所述补偿算法处理模块接口控制电路根据所述定时脉冲维持信号产生电路产生的周期信号输出补偿算法处理模块中断信号，把补偿算法处理模块估值计算的下一个周期时间内的偏差值由补偿算法处理模块输出至时钟维持电路；在GPS失效时，所述定时脉冲维持信号产生电路根据补偿算法处理模块估值计算的下一个计数控制信号周期时间内偏差值产生GPS定时脉冲维持信号；所述GPS定时脉冲与定时脉冲维持信号切换控制电路选择输出信号。
11.根据权利要求10所述的系统，其特征在于，所述定时脉冲维持信号产生电路包括偏差值高位比较电路、初始维持计数值修正电路、初始维持最大值锁存电路、偏差值高位调整电路、偏差值锁存电路、偏差时间信号产生电路、定时脉冲维持信号计数产生电路和周期信号产生电路；其中，所述偏差值高位比较电路根据补偿算法处理模块估计的下一个计数控制信号周期时间内的倍频后的晶振脉冲实际与理论计数偏差的高m位得到GPS定时脉冲信号周期时间内晶振脉冲实际与理论计数偏差值；所述初始维持计数值修正电路根据GPS定时脉冲信号周期时间内的理论晶振脉冲个数加上或减去所述偏差值高位比较电路输出值，得到初始维持最大值；所述初始维持最大值锁存电路进行初始维持最大值的数据锁存；所述偏差值高位调整电路根据来自所述补偿算法处理模块接口控制电路的脉冲计数偏差值最高位，将偏差值的高m位+/-α×(偏差值高位比较结果值-1)作为所述偏差时间信号产生电路所需计数初始值的高m位；所述偏差值锁存电路根据偏差值高位调整值和补偿算法处理模块所写入的偏差值低(β-m)位，对偏差数据进行锁存；所述偏差时间信号产生电路根据所述偏差值锁存电路锁存的偏差值，产生周期偏差时间信号用于所述定时脉冲维持信号计数产生电路；所述定时脉冲维持信号计数产生电路在GPS定时脉冲有效时，在每GPS定时脉冲上升沿清0，以倍频后的晶振脉冲信号为时钟，根据初始维持最大值计数产生定时脉冲维持信号，在GPS定时脉冲失效时，根据偏差时间信号和初始维持最大值产生定时脉冲维持信号；所述周期信号产生电路用于在GPS定时脉冲失效时根据定时脉冲维持信号产生周期信号。
12.根据权利要求9所述的系统，其特征在于，所述补偿算法处理模块对接收到的偏差值个数进行计数，然后所述补偿算法处理模块对所述恒温晶振每个定时周期内计数偏差值进行时间、温度二维变量最小二乘估计运算，就可找到偏差计数值随时间、温度变化的规律。
13.根据权利要求12所述的系统，其特征在于，所述补偿算法处理模块估算偏差计数值随时间、温度变化的规律所使用的最小二乘估计公式如下所示t1T1t2T2......tnTnab=y1y2...yn,]]>则[ab]＝[ATA]-1ATY其中，A=t1T1t2T2......tnTn,]]>Y=y1y2...yn,]]>t1，t2，......，tn为采样样本时间；T1，T2，......，Tn为采样时间对应温度；y1，y2，......，yn为采样点对应偏差计数值；n为采样个数；a，b为最终将得到的规律系数。
14.根据权利要求9或10所述的系统，其特征在于，所述时钟维持电路为FPGA电路。
15.根据9至13任一项权利要求所述的系统，其特征在于，所述补偿算法处理模块为DSP处理器。
16.根据权利要求10所述的系统，其特征在于，所述GPS定时脉冲与定时脉冲维持信号切换控制电路进行切换时采用人为延长GPS失效时间的方法，当GPS信号刚恢复时，所述GPS定时脉冲与定时脉冲维持信号切换控制电路比较此时维持信号和GPS信号的相位差，根据此相位差，每GPS定时脉冲信号周期时间调整αns的相位，对维持信号相位进行调整。
全文摘要
本发明涉及一种无线通信系统中GPS失效后产生维持时钟输出的方法和系统，其主要包括GPS接收机、时钟维持电路、补偿算法处理模块、恒温晶振和温度传感器。通过采用具有较高稳定度的恒温晶振，在GPS失效时，利用低成本的FPGA、DSP处理器对GPS接收机输出的定时信号进行处理，可在GPS定时信号失效时获得定时脉冲维持信号。
文档编号H04L7/04GK101090311SQ200610087100
公开日2007年12月19日 申请日期2006年6月16日 优先权日2006年6月16日
发明者崔建利, 王彦君, 高颉, 杨平生, 李曙光 申请人:北京信威通信技术股份有限公司