专利名称：数字电视发送器/接收器以及在其中处理数据的方法
技术领域：
本发明涉及一种数字电信系统，并且更具体地，涉及一种数字电视(DTV)发送器/接收器以及在该DTV发送器/接收器中处理数据的方法。
背景技术：
在大范围的传输模式中，已经开发出了用于传输MPEG视频/音频数据的系统，即8T-VSB传输模式，其被采用作为北美以及韩国数字广播的标准。但是，目前，处理数字信号的技术正飞速发展，并且由于很多人都在使用互联网，因此数字电子设备、计算机以及互联网都被集成在一块。因此，为了满足用户的各种需求，需要开发出一个系统，该系统能够通过数字电视信道来增加视频/音频数据，以便于传输各种不同的附加信息。
一些用户可以假设通过使用PC卡或其上安装有简单室内天线的便携式装置来实现附加数据广播。但是，当在室内使用时，由于墙壁的阻碍或者正在靠近或附近的移动物体引起的干扰，信号的强度会降低。因此，由反射波引起的幻影效应以及噪声将使得接收到的数字信号的质量下降。但是，与一般的视频/音频数据不一样的是，当传输附加数据时，要被传输的数据应该具有低出错率。更具体地，在视频/音频数据的情况下，用户通过眼睛或耳朵感觉或感知到的误差能够被忽略，因为它们不会导致任何或太多的麻烦。相反，在附加数据(例如，程序执行文件，股票信息等)的情况下，即使是一位的误差也可能导致很严重的问题。因此，需要开发出对幻影效应以及噪声有很强抵抗力的系统。
一般地通过与MPEG视频/音频数据相同的信道利用时分方法来传输附加数据。但是，随着数字广播的出现，只接收MPEG视频/音频数据的ATSC VSB数字电视接收器已经被提供给了市场。因此，通过与MPEG视频/音频数据相同的信道传输的附加数据不应该影响到市场上提供的传统ATSC VSB数字电视接收器。换句话说，这可以被定义为ATSC VSB兼容性，并且该附加数据广播系统应该与该ATSC VSB系统兼容。这里，该附加数据也可以被称为增强数据或EVSB数据。并且，在很差的信道环境中，传统ATSC VSB接收系统的接收质量也会退化。更具体地，当使用便携式和/或移动接收器时，就更需要对信道中的变化和噪声的有抵抗力。
发明概要因此，本发明涉及一种数字电视(DTV)发送器以及在该发送器中对主和增强数据进行编码的方法，其中该发送器实质上解决了由于相关技术的局限和缺点而引起的一个或多个问题。
本发明的一个目标就是提供一种数字电视系统，该系统适于传输附加数据，并且对噪声有很强的抵抗力。
本发明的另一个目标就是提供一种数字电视(DTV)发送器以及在该DTV发送器中对主和增强数据进行编码并将该数据传输给DTV发送器/接收器的方法，从而加强该数字电视系统的接收性能，其中该DTV发送器能够将已知数据插入到附加数据的特定区域中。
本发明的进一步目标就是提供一种装置和方法，用于在发送/接收包括已知数据的增强数据时有效地处理符号。
本发明的附加优点，目标以及特征将在下面的说明书中予以阐述，对于本领域的普通技术人员，在对以下说明进行研究后可以很容易的理解其部分内容，或者通过实践本发明对其掌握。本发明的目标以及其他优点可以通过在书面说明书及其权利要求以及附图的中特别指出的结构得以实现和达到。
为了实现这些目标和其他优点以及根据本发明的目的，正如在此所实施并广泛描述地，一种用于对主和增强数据进行编码的数字电视(DTV)发送器，，其包括字节符号转换器，用于将主和增强数据包转换为符号，至少增强数据包之一包括用于已知数据符号的数据占位符；已知数据发生器，用于生成已知数据符号；符号处理器，用于处理从字节符号转换器中输出的第一符号，当该第一符号表示占位符之一时，该符号处理器对已知数据符号的第一位进行后解码并输出该后解码位以及初始数据位；以及格栅编码器，其具有一个或多个存储器，该编码器用于对从符号处理器输出的第二符号进行格栅编码，其中当在该格栅编码器中对初始数据位进行处理时对该存储器进行初始化。
根据本发明的另一方面，一种数字电视(DTV)发送器，用于对主和增强数据进行编码，包括字节符号转换器，用于将主和增强数据包转换为符号，至少增强数据包之一包括用于已知数据符号的数据占位符；已知数据发生器，用于生成已知数据符号；符号处理器，用于处理从字节符号转换器中输出的第一符号，当该第一符号为增强数据符号时，该符号处理器对第一符号的高位进行后解码并输出该后解码位以及初始数据位；以及格栅编码器，其具有一个或多个存储器，所述存储器用于对从符号处理器输出的第二符号进行格栅编码，其中当在该格栅编码器中对初始数据位进行处理时对该存储器进行初始化。
根据本发明的另一方面，一种用于对主和增强数据进行编码的数字电视(DTV)发送器，包括字节符号转换器，用于将主和增强数据包转换为符号，至少增强数据包之一包括用于已知数据符号的数据占位符；已知数据发生器，用于生成已知数据符号；符号处理器，用于处理从字节符号转换器中输出的第一符号；以及格栅编码器，其具有一个或多个存储器，用于对从符号处理器输出的第二符号进行格栅编码，其中当该第一符号为增强数据符号时，该符号处理器对存储器之一的前值进行后解码，并输出该后解码值以及第一符号的低位。
根据本发明的另一方面，一种在数字电视(DTV)发送器中对主和增强数据进行编码的方法，包括使用字节符号转换器将主和增强数据包转换为符号，至少增强数据包之一包括被置于特定数据占位符中的空数据，生成已知数据符号，当从字节符号转换器中输出的第一符号为空数据符号时对已知数据符号的第一位进行后解码并输出后解码位以及初始数据位，以及通过将该后解码位和初始数据位输入至格栅编码器来对包括在格栅编码器中的一个或多个存储器进行初始化。
根据本发明的另一方面，一种在数字电视(DTV)发送器中对主和增强数据进行编码的方法，包括使用字节符号转换器将主和增强数据包转换为符号，至少增强数据包之一包括被置于特定数据占位符中的空数据，生成已知数据序列，当第一符号为增强数据符号时对从字节符号转换器输出的第一符号的高位进行后解码并输出后解码位以及初始数据位，以及通过将该后解码位和初始数据位输入至格栅编码器来对包括在格栅编码器中的一个或多个存储器进行初始化。
根据本发明的还一方面，一种在数字电视(DTV)发送器中对主和增强数据进行编码的方法，包括使用字节符号转换器将主和增强数据包转换为符号，至少增强数据包之一包括被置于特定数据占位符中的空数据，生成已知数据序列，当第一符号为增强数据符号时对包括在格栅编码器中的存储器之一的前值进行后解码，并输出该后解码值以及从字节符号转换器输出的第一符号的低位，以及对该后解码值以及第一符号的低位进行格栅编码。
可以理解的是，本发明的上面一般描述以及下面的详细描述都是典型的和说明性的，并且试图提供本发明如权利要求所述的进一步说明。
这里包括的附图提供了对于本发明的进一步理解并且被合并在这里构成了本申请的一部分，这些附图举例说明了本发明的实施例，并且与说明书一块解释了本发明的基本原理。在附图中图1说明了根据本发明的数字电视接收器的方框图；图2A和图2B分别说明了格栅编码器以及映射的例子；图3A说明了根据本发明一个实施例的E-VSB符号处理器的方框图；图3B说明了根据本发明另一个实施例的E-VSB符号处理器的方框图；图4A-4C说明了根据本发明将一个增强数据字节扩展为两个字节的例子；图5A-5C说明了根据本发明将一个增强数据字节扩展为四个字节的例子；图6A-6C说明了根据本发明一个实施例的系统卷积编码器的方框图；图7A-7C说明了根据本发明另一个实施例的系统卷积编码器的方框图；图8A-8C说明了根据本发明一个实施例的非系统卷积编码器的方框图；图9A和图9B说明了根据本发明不同实施例的1/2比率编码器的方框图；图10说明了根据本发明一个实施例的预编码器旁路的方框图；
图11说明了根据本发明用于对格栅编码器的存储器进行初始化的输入符号的一个例子；图12A说明了图6B的卷积编码器以及被应用于图3A的E-VSB符号处理器的图10的预编码器旁路的例子；图12B说明了进行与图12A相同操作的等效图；图13说明了根据本发明另一个实施例的E-VSB符号处理器；以及图14说明了根据本发明还另一个实施例的E-VSB符号处理器。
具体实施例方式
现在将详细地对本发明的优选实施例进行阐述，其中在附图中说明了它的例子。任何情况下，整个图中相同的附图标记被用于表示相同或类似的部分。另外，虽然本发明中使用的术语是从一般已知和使用的术语中选出来的，但是本发明说明书中提到的一些术语是由申请人自行选择的，在说明书的相关部分对其详细含义进行了说明。并且，需要不仅是通过使用的实际术语，而是通过每个术语所包含的含义来理解本发明。
在本发明中，增强数据可以由包括信息例如程序执行文件、股票信息等的数据组成，也可以由视频/音频数据组成。另外，已知数据是指根据发送器与接收器之间的预定协议已经知道的数据。并且，主数据由能够从传统接收系统中接收的数据组成，其中该主数据包括视频/音频数据。本发明涉及将发送器/接收器知道的已知数据插入到增强数据包的特定区域中并传输处理后的数据包，从而增强该接收系统的接收性能。更具体地，本发明涉及以数据包为单元多路复用主数据和含有已知数据的增强数据，从而在对符号区域中的多路数据进行编码时只对增强数据进行附加编码。
图1说明了根据本发明的数字电视接收器的方框图。该数字电视接收器包括E-VSB预处理器101，E-VSB数据包格式器102，数据包多路复用器103，数据随机数发生器104，调度程序105，里德-索罗蒙(RS)编码器/奇偶占位符插入器106，数据交错器107，字节符号转换器108，E-VSB符号处理器109，已知数据发生器110，符号字节转换器111，非系统RS编码器112，格栅编码器113，帧多路复用器114，以及发送器120。在具有上述结构的本发明中，输出主数据包至数据包多路复用器103，并且输出增强数据至E-VBS预处理器101。该E-VBS预处理器101对增强数据进行预处理，例如编码附加错误校正，交错，以及插入空数据，并接着将预处理后的增强数据输出至E-VSB数据包格式器102。
在调度程序105的控制下，该E-VSB数据包格式器102多路复用预处理后的增强数据以及已知数据占位符，从而构成一个组，其中在该已知数据占位符中具有插入在其中的空数据。该组内的数据接着被分为184字节单元的增强数据包，并且4字节MPEG报头被加在增强数据包的开头，从而输出188字节增强数据包(即，MPEG兼容数据包)。换句话说，一个增强数据包组包括多个连续的增强数据包。输入该E-VSB数据包格式器102的输出至数据包多路复用器103。该数据包多路复用器103在调度程序105的控制下以传输流(TS)数据包为单元时分多路复用主数据包和增强数据包组，并输出该多路TS数据包。更具体地，该调度程序105生成以及输出控制信号，使得该数据包多路复用器103能够多路复用该主数据包以及增强数据包组。因此，该数据包多路复用器103接收控制信号，从而以TS数据包为单元多路复用以及输出该主数据包和增强数据包组。
该数据包多路复用器103的输出数据被输入至数据随机数发生器104。该数据随机数发生器104弃置(或删除)该MPEG同步字节并通过使用伪随机字节对剩余的187个字节进行随机化，其中该伪随机字节是从数据随机数发生器104内部生成的。之后，随机化的数据被输出至里德-索罗蒙(RS)编码器/奇偶占位符插入器106。该RS编码器/奇偶占位符插入器106通过系统RS编码处理或者非系统奇偶占位符插入处理来对随机化的数据进行处理。更具体地，当从数据随机数发生器104输出的187字节数据包与主数据包相对应时，则该RS编码器/奇偶占位符插入器106进行与传统ATSC VSB系统相同的系统RS编码，从而将20字节奇偶字节加在187字节数据的末端。
相反，当从数据随机数发生器104输出的187字节数据包与增强数据包相对应时，确定信息包中奇偶字节的位置(或地点)，使得在187个数据字节之后从数据交错器107的输出端输出20个奇偶字节。接着，在已确定的奇偶字节位置(或地点)中插入空字节。进一步，从数据随机数发生器104接收到的187个数据字节被顺序地插入在剩余的187个字节位置中。这里，该空字节可以被赋予任意值，并且该空字节值可以用在后面的处理中由非系统RS编码器112计算出的奇偶值代替。
因此，该空字节的作用就是为了确保非系统RS码的奇偶字节位置(或地点)。由于下面的原因，该非系统RS码被用于增强数据包。当由将在下面的处理中详细描述的E-VSB符号处理器109改变增强数据的值时，应该重新计算该RS奇偶。并且因此，应该在数据字节之后从数据交错器107输出端输出该RS奇偶。例如，当接收了K个数据字节并且增加了P个奇偶字节以便于被RS编码时，总共N(＝K+P)个字节中的任意P个字节可以被用作奇偶字节。这里，奇偶占位符可以在每段中变化。
该RS编码器/奇偶占位符插入器106的输出数据被输出给数据交错器107。接着，该数据交错器107对接收到的数据进行交错并输出。在这一点上，该数据交错器107接收由非系统RS编码器112新近计算和输出的RS奇偶字节，并且接着，替换新近接收的RS奇偶字节，用于还没有被输出的非系统RS奇偶占位符。更具体地，该数据交错187信息字节被首先输出。之后，用新近计算的20个RS奇偶字节来替换20个奇偶占位符，其中分别插有空字节，并接着被输出。
通过字节符号转换器108将从数据交错器107中输出的每个字节转换为4个符号，并接着输出给E-VSB符号处理器109。这里，一个符号由2位组成。另外，从已知数据发生器110生成(或发生)的已知数据也被输出给E-VSB符号处理器109。这里，该已知数据由从符号域中生成的已知数据符号组成。这是由于该已知数据被用在接收器的符号域中。并且，因此，可以更有效地在符号域中生成具有所希望特性的已知数据符号序列。
该E-VSB符号处理器109接收从字节符号转换器108输出的数据以及从已知数据发生器110生成的已知数据符号，通过多个处理步骤对该接收到的数据进行处理，并接着分别将处理后的数据输出给格栅编码器113和符号字节转换器111。更具体地，在主数据符号的情况下，该E-VSB符号处理器109输出接收到的符号，而数据没有任何改变。另一方面，在增强数据符号的情况下，通过一个信号处理对接收到的符号进行处理，其中该信号处理能够在与格栅编码器113连接使用时提供附加编码增益。在这一点上，当从字节符号转换器108输出的数据与其中插入了空数据的已知数据占位符相对应时，用从已知数据发生器110生成的已知数据替换该输出数据，接着将该数据输出至格栅编码器113和符号字节转换器111。
在已知数据符号开始的部分中，该E-VSB符号处理器109生成数据符号，该数据符号将格栅编码器113的存储器初始化为预定状态。之后，该E-VSB符号处理器109输出生成的数据符号，代替具有接收到的数据符号的已知数据符号。为了这样做，格栅编码器113中存储器的值应该被提供给E-VSB符号处理器109。在已知数据序列的开始就对格栅编码器113进行初始化，这是因为即使已知数据序列被输入作为格栅编码器113的输入，也可以根据格栅编码器113的存储器状态输出多个输出序列。因此，当在格栅编码器113的存储器状态被初始化为预定值之后输入已知数据时，也可以从格栅编码器113的输出中得到已知数据输出序列。
该格栅编码器113对E-VSB符号处理器208的输出符号中被输入作为高位的数据进行预编码，并对被输入作为低位的数据进行格栅编码。之后，该预编码后的数据以及格栅编码后的数据被输出给帧多路复用器114。同时，该E-VSB符号处理器109接收由2位组成的符号，通过多个处理步骤对接收到的符号进行处理，并输出处理后的符号。因此，该符号应该被从符号字节转换器111转换回字节，使得非系统RS编码器112能够重新计算从E-VSB符号处理器109的输出的RS奇偶。换句话说，该输入符号被从符号字节转换器111转换为字节单元并输出给非系统RS编码器112。该非系统RS编码器112为由187个信息字节构成的数据包计算20字节RS奇偶，并将计算出的RS奇偶输出给数据交错器107。该数据交错器107接收从非系统RS编码器112计算并输出的RS奇偶字节，并用接收到的RS奇偶字节来替换还没有被输出的非系统占位符。
该帧多路复用器114将4段同步符号插入在格栅编码器113的每828个输出符号中，从而构成了具有832个数据符号的数据段。更具体地，一个区同步段被插入在每312个数据段中，以便于构成一个数据区，其中该数据区接着被输出给发送器120。该发送器120将导频信号插入在帧多路复用器114的输出中，该输出具有插入在其中的段同步信号以及区同步信号。该发送器120接着对被插入数据的导频信号进行VSB调制，并将VSB调制后的数据转换为RF信号，其中该RF信号通过天线被发射出。因此，该发送器120包括导频插入器121，VSB调制器122，以及RF-UP转换器123。并且，任选地也可以包括前置均衡器滤波器。
在本发明中，将更详细地对该E-VSB符号处理器109以及格栅编码器113进行描述。参看图1，为了简化每个符号之间的区别，M表示主数据，E表示增强数据符号，并且T表示已知数据符号。更具体地，E-VSB符号处理器109接收从字节符号转换器108输出的数据以及从已知数据发生器110生成的已知数据符号。接着，在通过多个处理步骤对接收到的数据和已知数据符号进行处理之后，该E-VSB符号处理器109将处理后的数据和已知数据符号输出给格栅编码器113和符号字节转换器111。
换句话说，该E-VSB符号处理器109仅仅按照1/2的编码率(下文中被称为1/2编码率)对增强数据符号E进行卷积编码，而不按照1/2的编码率对主数据符号M和已知数据符号T进行卷积编码。另外，该E-VSB符号处理器109也旁路由E-VSB数据包格式器102增加的MPEG报头字节以及由RS编码器增加的增强数据包的RS奇偶，而不进行任何编码。在这一点上，如果从字节符号转换器108输出的数据由其中插有空数据的已知数据占位符组成，则用从已知数据发生器110生成的已知数据符号来替换输出数据，并接着讲输出数据输出给格栅编码器113和符号字节转换器111。
在已知数据符号开始的部分中，该E-VSB符号处理器109生成一数据符号，该数据符号将格栅编码器113的存储器初始化为预定状态。之后，该E-VSB符号处理器109输出生成的数据符号。为了这样做，应该从E-VSB符号处理器109接收格栅编码器113中存储器的值。在已知数据序列的开始就对格栅编码器113进行初始化，这是因为即使已知数据序列被输入作为格栅编码器113的输入，也可以根据格栅编码器113的存储器状态输出多个输出序列。因此，当在格栅编码器113的存储器状态被初始化为预定值之后输入已知数据时，也可以从格栅编码器113的输出中得到已知数据输出序列。这里，对格栅编码器113的存储器进行初始化需要2个符号。由于该VSB传输系统包括12个格栅编码器，因此有24个输入符号被用于初始化处理。换句话说，由于ATSC VSB系统使用了12个相同的格栅编码器，因此该E-VSB符号处理器109也应该具有12个相同的符号处理器。
图2A说明了格栅编码器113的一个例子，其中对2个输入位Z1和Z2进行编码，以输出3个位C0，C1和C2。由预编码器对输入符号的高位Z2进行预编码，以输出C2。对输入符号的低位Z1进行格栅编码，并输出C1和C0。格栅编码器113的输出C2C1C0被映射为8电平VSB信号，如图2B中所示，并接着被输出。换句话说，格栅编码器113对E-VSB符号处理器109的输出符号的高位Z1进行预编码，并输出预编码器后的高位Z2作为C2。作为选择，该格栅编码器113对低位Z1进行格栅编码，并输出格栅编码后的低位Z1作为C1和C0。
图3A说明了根据本发明一个实施例的E-VSB符号处理器的方框图。并且，图3B说明了根据本发明另一个实施例的E-VSB符号处理器的方框图。参看图3A和3B，X2对应输入符号的2位中的高位，并且X1对应低位。M表示主数据符号，T表示已知数据符号，并且E表示增强数据符号。在这一点上，如果被插入增强数据包的MPEG报头字节以及由RS编码器插入的奇偶字节被转换为符号，则该插入的字节被作为主数据符号来处理。
图3A的E-VSB符号处理器包括第一至第四多路复用器301，306，304，和308，多路分离器302，1/2编码率编码器(在下文中被称为“1/2比率编码器”)303，预编码器旁路305，以及格栅初始化控制器307。当输入符号为主数据符号M和增强数据符号E之一时，该第一多路复用器301选择从字节符号转换器108输出的符号的高位X2。作为选择，当输入符号为已知数据(或已知数据占位符)符号T时，该第一多路复用器301选择从已知数据发生器110输出的符号的高位X2。之后，该第一多路复用器301将选中的高位X2输出给多路分离器302。
另外，当输入符号为主数据符号M和增强数据符号E之一时，该第二多路复用器306选择从字节符号转换器108输出的符号的低位X1。并且，当输入符号为已知数据符号T时，该第二多路复用器306选择从已知数据发送器110输出的符号的低位X1。之后，该第二多路复用器306将选中的低位X1输出给第四多路复用器308和格栅初始化控制器307。当从第一多路复用器301输出的输出位Y2为主数据符号的高位以及已知数据符号的高位之一时，该多路分离器302将该输出位Y2输出给第三多路复用器304。作为选择，当该输出为Y2为增强数据符号的高位时，该多路分离器302将该输出位Y2输出给1/2编码率编码器(在下文中被称为“1/2比率编码器”)303。
该1/2比率编码器303只对增强数据符号进行操作，从而对增强数据符号的2位进行编码并输出2位。在这一点上，输出位中的一位被通过第三多路复用器304输出给预编码器旁路305，并且其他位被输出至第四多路复用器308。当该输入符号为主数据符号M和已知数据符号T之一时，该第三多路复用器304选择多路分离器302的输出。并且，当该输入符号为增强数据符号E时，该第三多路复用器304选择1/2比率编码器303的一个输出位，并将该选中的位输出给预编码器旁路305。当该输入数据为增强数据符号和已知数据符号之一时，该预编码器旁路305对输入数据进行操作(或计算)，使得在后面的处理中格栅编码器113的预编码器被旁路。接着，该预编码器旁路305输出操作后(或者计算后)的数据。当该输入数据与主数据符号相对应时，输出该数据，而没有任何变化。在下面的处理中将更加详细地描述该预编码器旁路305的操作。
当该输入符号为增强数据符号时，该第四多路复用器308选择1/2比率编码器303的输出位，而不是输入位Y1，并输出被选中的输出位。当该输入符号为主数据符号时，该第四多路复用器308选择第二多路复用器306的输出位Y1，并输出被选中的输出位Y1。同时，当该输入符号为已知数据符号时，该第四多路复用器308选择并输出该格栅初始化控制器307的输出。
当已知数据符号的序列开始时，格栅初始化控制器307生成数据，该数据使得格栅编码器113的存储器能够被初始化为预定状态。接着，该格栅初始化控制器307输出生成的数据，而不是从第二多路复用器306输出的已知数据。之后，从第二多路复用器306输出的已知数据的剩余部分被旁路至第四多路复用器308。在后面的处理中将详细地描述格栅初始化控制器307的操作。结果，图3A的E-VSB符号处理器对增强数据符号的两个输入位之一的高位X2进行编码，并且输出两位。这里，低位X1被弃置(或删除)。
图3B说明了根据本发明另一个实施例的E-VSB符号处理器的方框图。这里，图3A和图3B彼此非常相似。但是，两个E-VSB符号处理器的差别就在于，在图3B所示的E-VSB符号处理器中，对增强数据符号的两个输入位中的低位X1进行编码，从而输出两位，而上位X2被弃置(或删除)。
参看图3B，当输入符号为主数据符号M和增强数据符号E之一时，该第一多路复用器351选择从字节符号转换器108输出的符号的高位X2。作为选择，当输入符号为已知数据(或已知数据占位符)符号T时，则该第一多路复用器351选择从已知数据发送器110输出的符号的高位X2。之后，该第一多路复用器351将该选中的高位X2输出给第三多路复用器352。
另外，当该输入符号为主数据符号M和增强数据符号E之一时，该第二多路复用器354选择从字节符号转换器108输出的符号的低位X1。并且，当该输入符号为已知数据符号T时，该第二多路复用器354选择从已知数据发生器110输出的符号的低位X1。之后，该第二多路复用器354将选中的低位X1输出给多路分离器355。当从第二多路复用器354输出的输出位Y1为增强数据时，该多路分离器355将该输出位Y1输出给1/2比率编码器356。作为选择，当该输出位Y1为主数据时，该多路分离器355将该输出位Y1输出给第四多路复用器358。最后，当该输出位Y1为已知数据时，该多路分离器355将该输出位Y1输出给格栅初始化控制器357。
该1/2比率编码器356对从多路分离器355输出的增强数据位进行1/2比率编码，从而生成2位。这里，2位之一被输出给第三多路复用器352，并且另一位被输出给第四多路复用器358。当该输入数据为主数据和已知数据之一时，该第三多路复用器352选择第一多路复用器351的输出位Y2。并且，当输入数据为增强数据时，该第三多路复用器352选择1/2比率编码器356的输出位。接着，该第三多路复用器352将选中的位输出给预编码器旁路353。当该输入数据为增强数据和已知数据之一时，该预编码器旁路353对该输入数据进行操作(或计算)，使得在后面的处理中旁路格栅编码器113中的预编码器。接着，该预编码器旁路353输出该运算后(或计算后)的数据。当该输入数据与主数据相对应时，该数据被输出，没有任何变化。当该输入符号为增强数据符号时，该第四多路复用器358选择并输出1/2比率编码器356的另一输出位。当该输入符号为主数据符号时，该第四多路复用器358选择并输出多路分离器355的输出位。
同时，当该输入符号为已知数据符号时，该第四多路复用器358选择并输出格栅初始化控制器357的输出。当该已知数据符号开始时，格栅初始化控制器357生成数据，该数据使得格栅编码器113的存储器被初始化为预定状态。接着，该格栅初始化控制器357输出该生成的数据，而不是从多路分离器355输出的已知数据。之后，从多路分离器355输出的已知数据的剩余部分被旁路至第四多路复用器358。结果，图3B的E-VSB符号处理器只对增强数据符号的两个输入位中的低位X1进行编码，接着输出2位。这里，高位X2被弃置(或删除)。
同时，图1的E-VSB预处理器对增强数据进行预处理步骤例如附加错误校正编码，字节扩展等等。在这一点上，该E-VSB符号处理器的处理方法可以根据E-VSB预处理器101的字节扩展方法而变化。图4A-图4C以及图5A-图5C中示出了相同的例子。这里，图4A-图4C说明了根据本发明将一个增强数据字节扩展为两个字节的例子。并且，图5A-图5C说明了根据本发明将一个增强数据字节扩展为四个字节的例子。当被应用于图3A的E-VSB符号处理器时，图4A和图5A是最有效的。作为选择，当被应用于图3B的E-VSB符号处理器时，图4B和图5B是最有效的。图4C和图5C可以被用于图3A和图3B的任何一个。该字节扩展包括在每一位之间插入空数据位的方法，以及重复每一位的方法。
图4A说明了在使用图3A中所示的E-VSB符号处理器时将一个增强数据字节扩展为2个字节的E-VSB预处理器101的例子。在图3A的E-VSB符号处理器中，只使用增强数据符号的高位，并且弃置(或删除)低位。因此，如图4A所示，该E-VSB预处理器101在一个输入字节的每一位之后插入空数据位x，从而输出两个字节。在后面的处理中，由字节符号转换器将该输出的字节转换为2位单元符号，并被输入给图3A的E-VSB符号处理器。在这一点上，输入符号的高位X2含有信息，并且低位X1为空数据位。这里，由图3A的第四多路复用器308用1/2比率编码器303的输出位来替换低位X1。
图4B说明了在使用图3B中所示的E-VSB符号处理器时将一个增强数据字节扩展为2个字节的E-VSB预处理器101的例子。在图3B的E-VSB符号处理器中，只使用增强数据符号的低位，并且弃置(或删除)高位。因此，如图4B所示，该E-VSB预处理器101在一个输入字节的每一位之前插入空数据位x，从而输出两个字节。在后面的处理中，由字节符号转换器将该输出的字节转换为2位单元符号，并被输入给图3B的E-VSB符号处理器。在这一点上，输入符号的高位X2为空数据位，并且低位X1含有信息。这里，由图3B的第三多路复用器352用1/2比率编码器356的输出位来替换高位X2。
图4C说明了将一个增强数据字节扩展为2个字节的仍旧另一个例子，其能够被用于图3A和图3B的E-VSB符号处理器。图4A和图4B中所示的空数据位可以被给定任意值。因此，如图4C中所示，一个输入字节的每一位被重复一次，以被扩展为2个字节。该扩展方法能够被用于图3A和图3B的E-VSB符号处理器。
图5A说明了在使用图3A中所示的E-VSB符号处理器时将一个增强数据字节扩展为4个字节的E-VSB预处理器101的例子。在图3A的E-VSB符号处理器中，只使用增强数据符号的高位，并且弃置(或删除)低位。因此，如图5A所示，该E-VSB预处理器101重复一个输入字节的每一位，以生成2位。接着，该E-VSB预处理器101在包括重复位的每一位之后插入空数据位x，从而输出4个字节。更具体地，增强数据中的数据量被扩展为4倍于它的初始大小。由字节符号转换器将该输出的字节转换为2位单元符号，并被输入给图3A的E-VSB符号处理器。在这一点上，输入符号的高位X2含有信息，并且低位X1为空数据位。这里，由图3A的第四多路复用器308用1/2比率编码器303的输出位来替换低位X1。
图5B说明了在使用图3B中所示的E-VSB符号处理器时将一个增强数据字节扩展为4个字节的E-VSB预处理器101的例子。在图3B的E-VSB符号处理器中，只使用增强数据符号的低位，并且弃置(或删除)高位。因此，如图5B所示，该E-VSB预处理器101重复一个输入字节的每一位，以生成2位。接着，该E-VSB预处理器101在包括重复位的每一位之前插入空数据位x，从而输出4个字节。由字节符号转换器将该输出的字节转换为2位单元符号，并被输入给图3B的E-VSB符号处理器。在这一点上，输入符号的低位X1含有信息，并且高位X2为空数据位。这里，由图3B的第三多路复用器352用1/2比率编码器356的输出位来替换高位X2。
图5C说明了将一个增强数据字节扩展为4个字节的仍旧另一个例子，其能够被用于图3A和图3B的E-VSB符号处理器。图5A和图5B中所示的空数据位可以被给定任意值。因此，如图5C中所示，一个输入字节的每一位被重复四次，以被扩展为4个字节。该扩展方法能够被用于图3A和图3B的E-VSB符号处理器。通过如图5A-5C所示的扩展数据字节，由E-VSB符号处理器按照1/2编码率对每一位编码两次，这就导致了这些位的1/4编码率(下文中被称为1/4编码率)。
下文中，图6-图9说明了根据本发明的E-VSB符号处理器的1/2比率编码器的详细实施例。图6A-图6C说明了根据本发明的1/2比率系统卷积编码器的不同例子。更具体地，图6A说明了反馈型1/2比率系统卷积编码器，其具有M个存储器。如图6A所示，输出位u直接被输出作为输出位d2，而没有任何变化。换句话说，含有信息的输入位u直接被输出作为输出高位d2并同时被编码，从而被输出作为输出低位d1。如上所述，将输出位直接输出作为输出位之一的卷积编码器被称为“系统卷积编码器”。
该图6A的1/2比率系统卷积编码器由M个结构构成，其中每个结构包括乘法器h1，另一个乘法器g1，模加法器，以及存储器S1。该乘法器h1接收输出低位d1的反馈值(即，末端存储器S1的反馈值)并将该反馈值乘以预定值。另一个乘法器g1接收输入位u并将接收到的输入位u乘以预定值。该模加法器将两个乘法器h1和g1的输出与前端寄存器的输出加在一块。存储器S1暂时存储该模加法器的输出。这里，上述M个结构中的每一个都被顺序提供，并且输入位u被输出作为两个输出位d2和d1。还有，每个乘法器(即系数gi和hi)中被乘的预定值等于‘0’或‘1’，其中i＝1，2，3，…，M。通过使得输入位u以及存储器S1的输出分别穿过每个乘法器并接着与前(左)存储器的值模相加来提供从S1开始到SM-1的每个存储器的输入。同时，在存储器SM的情况下，输入位u以及存储器S1的输出分别通过每个乘法器gM和hM，其接着在被模相加之后被输入。图6A的卷积编码器的特性在于每个最后存储器S1的值都被直接输出作为低位d1。同时，该值可以被反馈作为剩余存储器的输入。
图6B说明了具有两个存储器的图6A的1/2比率系统卷积编码器的例子。并且，图6C说明了具有三个存储器的图6A的1/2比率系统卷积编码器的例子。更具体地，图6B说明了具有两个存储器的1/2比率系统卷积编码器的方框图，其中包括存储器S2，加法器，以及存储器S1。并且，该存储器S2接收并临时存储被卷积编码的反馈低位d1。加法器将存储器S2的输出与输入位u相加。并且，存储器S1临时存储所述加法器的输出，并输出所述临时存储的且被卷积编码的输出d1。更具体地，图6B相当于只有图6A的乘法器g1和h2的系数为‘1’，并且其余乘法器的系数为‘0’。
图6C说明了具有两个存储器的1/2比率系统卷积编码器的方框图，其中包括存储器S3，第一加法器，存储器S2，第二加法器，以及存储器S1。这里，该存储器S3接收并临时存储被卷积编码的反馈低位d1。该第一加法器将存储器S3的输出与输入位u相加。存储器S2临时存储第一加法器的输出。该第二加法器将存储器S2的输出与卷积编码后的反馈低位相加。存储器S1临时存储第二加法器的输出，并输出临时存储的卷积编码后的作为低位d1的输出。更具体地，图6C相当于只有图6A的乘法器g2，h1，和h3的系数为‘1’，并且其余乘法器的系数为‘0’。
图7A-图7C说明了根据本发明的1/2比率系统卷积编码器的其他不同例子。图7A-7C中所示的卷积编码器相当于一系统卷积编码器，该系统卷积编码器直接输出输入位u作为输出位d2，而没有任何变化。更具体地，图7A说明了另一个反馈型1/2比率系统卷积编码器，其具有M个存储器。参看图7A，从S1到SM-1的每个存储器的输入对应于前(左)存储器的值。同时，在存储器SM的情况下，从S1到SM的每个存储器的输出分别穿过每个乘法器h1至hM，它们接着在与输入位u模相加之后被输入。另外，从S1到SM的每个存储器的输出以及存储器SM的输出穿过每个乘法器g1-gM+1其被输出作为模相加之后的输出位d1。图7A的卷积编码器的特性就在于每个存储器S1-SM的输出可以被反馈并被加给存储器SM的输入。
图7B说明了图7A的1/2比率系统卷积编码器的例子，其具有两个存储器。这里，图7B相当于只有图6A的乘法器g1，g3，h1，和h2的系数为‘1’，并且其余乘法器的系数为‘0’。并且，图7C说明了图7A的1/2比率系统卷积编码器的例子，其具有三个存储器。这里，图7C相当于只有图6A的乘法器g1，g2，g4，h1和h3的系数为‘1’，并且其余乘法器的系数为‘0’。
图8A-图8C说明了根据本发明的1/2比率非系统卷积编码器的例子。图8A-8C中所示的卷积编码器为非系统卷积编码器，其中对输入位u进行编码并输出作为两个输出位d1和d2。图8A说明了一种类型的1/2比率非系统卷积编码器，其具有M个存储器。参看图8A，输入位u被移位至每个存储器SM-S1。更具体地，输入位被输入给存储器SM。接着，存储器SM的输出依次被输入给存储器SM-1。因此，每个存储器的输出都被输入给每个随后(下一)存储器。并且，当输入位u和每个存储器SM-S1的输出位穿过每个乘法器hM+1-h1，并接着在被模相加之后被输出时，该相加值就变成了输出高位d2。类似地，当输入位u和每个存储器SM-S1的输出位穿过每个乘法器gM+1-g1，并接着在被模相加之后被输出时，该相加值就变成了输出低位d1。
图8B说明了图8A的1/2比率非系统卷积编码器的例子，其中具有两个存储器。这里，图8B相当于只有图8A的乘法器g1，g2，g3，h1，以及h3的系数为‘1’，并且其余乘法器的系数为‘0’。并且，图8C说明了图8A的1/2比率非系统卷积编码器的例子，其中具有3个存储器。这里，图8C相当于只有图8A的乘法器g1-g4，h1，h3，以及h4的系数为‘1’，并且其余乘法器的系数为‘0’。
图9A和图9B说明了例子，其中卷积编码器并没有被用作1/2比率编码器。更具体地，图9A说明一个例子，其中重复编码器被用作1/2比率编码器。这里，该重复编码器直接输出输入位u作为两个输出位d1和d2，而没有任何变化。进一步，图9B说明了一个例子，其中反相编码器被用作1/2比率编码器。这里，该反相编码器直接输出输入位u作为输出高位d2，并同时将输入位u反相以被输出作为输出低位d1。
如上所述，任何类型的编码器，只要它接收一个输入位并输出该接收到的输入位作为两个输入位，就可以被用作1/2比率编码器。这里，不同类型的编码器可以包括1/2比率系统卷积编码器，1/2比率非系统卷积编码器，1/2比率重复编码器，以及1/2比率反相编码器。并且，该1/2比率编码器可以被用在更广以及更多的应用中，并且不仅限于上述例子。
下文中，将参照图10详细地说明预编码器旁路的操作。图10说明了在图3A和3B的E-VSB符号处理器中使用的预编码器旁路的方框图。参看图10，根据本发明的预编码器旁路包括多路复用器410，预编码器420，以及后解码器430。这里，后解码器430进行与预编码器420相反的处理。多路复用器410根据输入数据符号类型选择输入位或预编码器420的输出位。接着，多路复用器410将被选中的输入位或预编码器420的输出位输出给后解码器430。如果该输入位为增强数据符号以及已知数据符号之一，则该多路复用器410选择该输入位。相反，如果输入数据为主数据符号，则该多路复用器410选择预编码器420的输出位。之后，该被选中的位被输出给后解码器430。因此，该后解码器430对多路复用器410的输出进行后解码并输出。
如果主数据符号被输入给图10的预编码器旁路，则输入的主数据符号顺序地穿过预编码器420以及后解码器430。因此，与输入位相等的值被输出。因此，当主数据穿过包括在格栅编码器中的预编码器时，对该主数据进行预编码。同时，当输入增强数据符号和已知数据符号时，该输入符号只穿过后解码器。这就表示，当符号穿过格栅编码器的预编码器时，该增强数据符号以及已知数据符号就会穿过该预编码器。
图3A和图3B的E-VSB符号处理器中使用的格栅初始化控制器在已知数据符号序列的前两个符号周期期间将格栅编码器的存储器M1和M0初始化为预定状态。对该格栅编码器的存储器进行初始化，使得即使在数据被格栅编码之后该已知数据也能继续作为已知数据。显然，从格栅编码器中输出的已知数据符号并不与被输入至格栅编码器的已知数据符号相同。并且，由于已知数据符号的高位旁路了预编码器，因此该符号继续作为已知数据。
图11说明了当格栅编码器的存储器M1M0为任意状态时两个符号周期的输入数据，用于将格栅编码器的存储器M1M0初始化为‘00’。例如，当M1M0的状态等于‘11’(即，当M1M0＝11)时，为了将存储器M1M0初始化为‘00’，该输入位Z1应该被连续地输入为‘1’和‘1’。类似地，根据在已知数据符号序列的前两个符号的期间的格栅编码器的存储器状态，该格栅初始化控制器生成数据，使得该格栅编码器的存储器能够被初始化为预定状态。之后，输出从该格栅初始化控制器生成的数据，而不是输入的数据。随后，输入数据的剩余部分被旁路和输出。
图12A说明了被应用于图3A的E-VSB符号处理器的图6B的卷积编码器以及图10的预编码器旁路的例子。图12B说明了与图12A进行相同操作的图12A的等效图。这里，图12A的多路分离器多路分离器302，1/2编码器303，以及第三多路复用器304相当于图12B的编码器500，并且图12A的上述部分的操作也与图12B的编码器500的操作相同(或相等)。图12B的编码器500包括第六多路复用器511，第一存储器512，加法器513，第七多路复用器514，以及第二存储器515。
更具体地，当输入数据为增强数据时，第六多路复用器选择第一输入E，并将选中的第一输入E输出给第一存储器512。作为选择，当输入数据为主数据和已知数据之一时，该第六多路复用器511选择第二输入M，T，并将选择的第二输入M，T输出给第一存储器512。由于来自第一存储器512的一个符号所延迟的数据被输出给加法器513，并且同时反馈作为第六多路复用器511的第二输入。该加法器513将输入高位Y2与第一存储器512的输出相加，并接着被输出给第七多路复用器514作为第一输出。这里，当数据为增强数据时，该第七多路复用器514选择加法器513的输出数据，并将选择的输出数据输出给第二存储器515。作为选择，当该数据为主数据和已知数据之一时，该第七多路复用器514选择反馈数据M，T，并将选择的数据输出给第二存储器515。该第二存储器515将该输入数据延迟一个符号，并输出延迟后的数据给第四多路复用器308，同时将该输入数据反馈给第六多路复用器511作为第一输入，以及反馈给第七多路复用器514作为第二输入。
如果该输入数据符号为增强数据符号，则该第四多路复用器308选择编码器500的输出。并且，如果该输入数据符号为主数据符号，则该第四多路复用器308选择第二多路复用器306的输出Y1。最后，如果该输入数据符号为已知数据符号，则第四多路复用器308选择格栅初始化控制器307的输出。参看图12A和图12B，该主数据符号和已知数据符号并没有按照1/2比率进行编码，而增强数据符号按照1/2比率进行编码。在这一点上，增强输入符号的高位X2被后解码，并被输出作为输出高位Z2。另一方面，该低位X1被弃置(或删除)。并且，按照1/2编码比率被卷积编码的高位X2的结果(或输出)被输出作为输出低位Z1，而不是所述弃置的低位X1。
图13说明了根据本发明的E-VSB符号处理器的例子，其传输增强数据的低位作为已知数据。参看图13，如果输入的符号为主数据符号或增强数据符号，则该第一多路复用器601选择从字节符号转换器108输出的符号的高位X2，并将该选择的高位X2输出给预编码器旁路602。作为选择，如果该输入的符号为已知数据符号，该第一多路复用器601选择从已知数据发送器110输出的符号的高位X2，并输出选择的高位X2给预编码器旁路602。
如果输入的符号为主数据符号，则该第二多路复用器603选择从字节符号转换器108输出的符号的低位X1。如果输入的符号为增强数据符号或已知数据符号，则该第二多路复用器603选择从已知数据发生器110中输出的符号的低位X1。之后，该第二多路复用器603将选中的低位X1分别输出给格栅初始化控制器604以及第四多路复用器605。换句话说，当输入增强数据符号时，该第二多路复用器603选择并输出已知数据符号的低位，而不是增强数据符号的低位。
如果该输入数据为增强数据符号或已知数据符号，则该预编码器旁路602后解码以及输出相应的输入数据。这就使得在后面的处理中能够旁路格栅编码器113中的预编码器。作为选择，如果输入的数据为主数据符号，则输入数据被直接输出作为Z2，而没有任何变化。当输入符号为主数据符号时，该第四多路复用器605选择第二多路复用器603的输出位Y1，并输出选择的输出位Y1作为Z1。进一步，当输入符号为增强数据符号或已知数据符号时，该第四多路复用器605选择并输出格栅初始化控制器604的输出。
该格栅初始化控制器604在已知数据符号序列开始的前两个周期期间生成用于对栅格编码器113的存储器进行初始化的数据，并输出生成的数据作为Z1。另外，该格栅初始化控制器604在增强数据符号序列开始的前两个符号周期期间生成数据，使得栅格编码器113的存储器能够被初始化，并输出生成的数据作为Z1。接着，在剩余的符号周期期间，第二多路复用器603的输出位Y1被旁路，并被输出作为Z1。因此，当增强数据符号被格栅编码以及输出时，该输出位C1和C0可以对应于已知数据。
根据图2的信号映射，当增强符号的C1C0为‘00’时，输出符号的电平只可以为‘-7’以及‘+1’。因此，在接收器中，可以根据2-电平限幅器来确定增强符号的C2。因此，能够增强该限幅性能。同时，由于该增强符号的高位旁路了预编码器，因此C2就变成了增强符号的X2。如果在增强数据符号序列的前两个符号周期期间，在格栅初始化控制器605中没有进行格栅初始化，并且该增强数据符号被格栅编码了，则在输出位中，只有C1等于已知数据。随后，在图13的E-VSB预处理器中，增强数据符号的低位被已知数据替换，并被输出。因此，在E-VSB预处理器中，当编码率为1/2时，进行如图4A或图4C所示的字节扩展，并且当编码率为1/4时，进行如图5A或图5C所示的字节扩展。
图14说明了根据本发明的E-VSB符号处理器的例子。这里，当增强数据被格栅编码时，该E-VSB符号处理器使得三个输出位中的输出位C2和C0彼此相同。参看图14，如果输入的符号为主数据符号或增强数据符号，则该第一多路复用器701选择从字节符号转换器输出的符号的高位，并将该选择的高位输出给第三多路复用器702。作为选择，如果该输入的符号为已知数据符号，则该第一多路复用器701选择从已知数据发生器输出的符号的高位，并将该选择的高位输出给第三多路复用器702。
类似地，如果输入的符号为主数据符号或增强数据符号，该第二多路复用器704选择从字节符号转换器输出的符号的低位，并将该选择的低位输出给第五多路复用器706。作为选择，如果输入的符号为已知数据符号，则该第二多路复用器704选择从已知数据发生器输出的符号的低位，并将该选择的低位输出给格栅初始化控制器705。另外，如果第一多路复用器701的输出为增强数据符号，则第三多路复用器702选择格栅编码器的存储器M0的输出，而不是第一多路复用器701的输出，并将选择的输出输出给预编码器旁路703。另一方面，如果第一多路复用器701的输出为主数据符号或已知数据符号，则第三多路复用器702选择第一多路复用器701的输出的输出，并将选择的输出输出给预编码器旁路703。
如果该输入数据为增强数据符号或已知数据符号，则该预编码器旁路703后解码以及输出该输入数据作为Z2。作为选择，如果该输入数据为主数据符号，则该输入数据直接被输出作为Z2，而在数据上没有任何变化。并且，如果输入符号为主数据符号或增强数据符号，则第五多路复用器706选择并输出第二多路复用器704的输出作为Z1。作为选择，如果该输入符号为已知数据符号，则第五多路复用器706选择格栅初始化编码器706的输出，并输出该选择后的输出作为Z1。该格栅初始化控制器705在已知数据符号序列开始的前两个周期期间生成并输出数据，用于对格栅编码器的存储器进行初始化。接着，在剩余的符号周期期间，第二多路复用器704的输出位Y1被旁路，并被输出作为Z1。
当使用图14的E-VSB符号处理器时，以及当对增强数据符号进行格栅编码并输出时，C2和C0一直都是相同的。因此，在8个VSB信号电平中，只有‘+7’，‘+3’，‘-3’，以及‘-7’可以被输出。在图14的E-VSB符号处理器中，用格栅编码器的存储器M0代替增强数据符号的高位。因此，在E-VSB预处理器中，当编码率为1/2时，进行如图4B或图4C所示的字节扩展，并且当编码率为1/4时，进行如图5B或图5C所示的字节扩展。如上所述，在本发明中应该提供12个上述的E-VSB符号处理器，其中每个E-VSB符号处理都对应于在ATSC VSB系统中使用的12个格栅编码器中的每一个。
如上所述，根据本发明的数字电视(DTV)发送器以及在该DTV发送器中对主和增强数据进行编码的方法具有如下优点。更具体地，根据本发明的数字电视(DTV)发送器以及在该DTV发送器中对主和增强数据进行编码的方法均可以得到很好的保护而不受任何错误的影响(或对其有抵抗力)，其中该错误是指在通过信道传输附加数据时可能出现的错误。并且，本发明也与传统的VSB接收系统具有很强的兼容性。并且，本发明也可以接收附加数据，而不会出现任何错误，即使在信道中存在严重的幻影效应以及噪声。
另外，通过将已知数据插入在数据区的特定区域中，并传输该处理后的数据，使得容易受到信道中频率变化影响的DTV接收器的接收性能可能得到增强。本发明被应用于那些很容易受到信道中频率变化的影响并且也要求保护不受强噪声的影响(或对其有抵抗力)的移动或便携式接收器时，甚至会变得更有效。并且，另外也对增强数据符号进行1/2比率编码，其旁路该预编码器以便于被输出。这样，信道中噪声以及幻影效应的问题将得到加强。最后，通过输出已知数据作为增强数据符号的低位并且对输出的低位进行格栅编码，或者通过输出格栅编码器的存储器值作为增强数据符号的高位并且对输出的存储器值进行格栅编码，也可以增强接收器的限幅性能。
对于本领域内的人来说很清晰的是，在不脱离本发明的精神或范围的情况下，可以在本发明中进行各种修改和变化。这样，其意图就是要使得本发明覆盖所附权利要求及其等价物范围内的该发明的修改和变化。
权利要求
1.一种数字电视(DTV)发送器，用于对主和增强数据进行编码，该DTV发送器包括字节符号转换器，用于将主和增强数据包转换为符号，所述增强数据包的至少之一包括用于已知数据符号的数据占位符；已知数据发生器，用于生成已知数据符号；符号处理器，用于处理从字节符号转换器中输出的第一符号，当该第一符号是表示占位符之一的符号时，该符号处理器对已知数据符号的第一位进行后解码并输出该后解码位以及初始数据位；以及格栅编码器，其具有一个或多个存储器，所述存储器用于对从符号处理器输出的第二符号进行格栅编码，其中当在该格栅编码器中对初始数据位进行处理时对该存储器进行初始化。
2.根据权利要求1的DTV发送器，其中当第一符号为主数据符号时，该符号处理器旁路从字节符号转换器输出的第一符号。
3.根据权利要求1的DTV发送器，其中当第一符号为MPEG报头符号时，该符号处理器旁路从字节符号转换器输出的第一符号。
4.根据权利要求1的DTV发送器，其中当第一符号为RS奇偶符号时，该符号处理器旁路从字节符号转换器输出的第一符号。
5.根据权利要求1的DTV发送器，其中当第一符号为增强数据符号时，该符号处理器按照1/2编码比率对第一符号的第一位进行编码，以生成第一和第二编码位，对第一编码位进行后解码，以及将该后解码位以及第二编码位输出给格栅编码器。
6.根据权利要求1的DTV发送器，其中当第一符号为增强数据符号时，该符号处理器按照1/2编码比率对第一符号的高位进行卷积编码，以生成第一和第二编码位，对第一编码位进行后解码，以及将该后解码位以及第二编码位输出给格栅编码器。
7.根据权利要求1的DTV发送器，其中当第一符号为增强数据符号时，该符号处理器按照1/2编码比率对第一符号的低位进行卷积编码，以生成第一和第二编码位，对第一编码位进行后解码，以及将该后解码位以及第二编码位输出给格栅编码器。
8.根据权利要求1的DTV发送器，其中已知数据符号的第一位是已知数据符号的高位。
9.根据权利要求1的DTV发送器，其中当第一符号为占位符序列中的两个最先符号之一时，该符号处理器对已知数据符号的第一位进行后解码，并输出该后解码位以及初始数据位。
10.根据权利要求1的DTV发送器，其中根据包括在格栅编码器中的存储器的前值来预先确定该初始数据位。
11.一种数字电视(DTV)发送器，用于对主和增强数据进行编码，该DTV发送器包括字节符号转换器，用于将主和增强数据包转换为符号，所述增强数据包至少之一包括用于已知数据符号的数据占位符；已知数据发生器，用于生成已知数据符号；符号处理器，用于处理从字节符号转换器中输出的第一符号，当该第一符号为增强数据符号时，该符号处理器对第一符号的高位进行后解码并输出该后解码位以及初始数据位；以及格栅编码器，其具有一个或多个存储器，所述存储器用于对从符号处理器输出的第二符号进行格栅编码，其中当在该格栅编码器中对初始数据位进行处理时对该存储器进行初始化。
12.根据权利要求11的DTV发送器，其中当第一符号是表示占位符之一的符号时，该符号处理器对已知数据符号的第一位进行后解码，并将该后解码位以及初始数据位输出给格栅编码器。
13.根据权利要求11的DTV发送器，其中当第一符号为增强数据序列中的两个最先符号之一时，该符号处理器对第一符号的高位进行后解码，将输出该后解码位以及初始数据位。
14.根据权利要求11的DTV发送器，其中根据包括在格栅编码器中的存储器的前值来预先确定该初始数据位。
15.根据权利要求11的DTV发送器，其中当第一符号为主数据符号时，该符号处理器旁路从字节符号转换器输出的第一符号。
16.根据权利要求11的DTV发送器，其中当第一符号为MPEG报头符号时，该符号处理器旁路从字节符号转换器输出的第一符号。
17.根据权利要求11的DTV发送器，其中当第一符号为RS奇偶符号时，该符号处理器旁路从字节符号转换器输出的第一符号。
18.一种数字电视(DTV)发送器，用于对主和增强数据进行编码，该DTV发送器包括字节符号转换器，用于将主和增强数据包转换为符号，所述增强数据包至少之一包括用于已知数据符号的数据占位符；已知数据发生器，用于生成已知数据符号；符号处理器，用于处理从字节符号转换器中输出的第一符号；以及格栅编码器，其具有一个或多个存储器，所述存储器用于对从符号处理器输出的第二符号进行格栅编码，其中当该第一符号为增强数据符号时，该符号处理器对存储器之一的前值进行后解码，并输出该后解码值以及第一符号的低位。
19.一种在数字电视(DTV)发送器中对主和增强数据进行编码的方法，该方法包括使用字节符号转换器将主和增强数据包转换为符号，所述增强数据包至少之一包括被置于特定数据占位符中的空数据；生成已知数据符号；当从字节符号转换器中输出的第一符号为空数据符号时对已知数据符号的第一位进行后解码并输出后解码位以及初始数据位；以及通过将该后解码位和初始数据位输入至格栅编码器来对包括在格栅编码器中的一个或多个存储器进行初始化。
20.根据权利要求19的方法，还包括当第一符号为主数据符号时旁路从字节符号转换器输出的第一符号。
21.根据权利要求19的方法，还包括当第一符号为MPEG报头符号时旁路从字节符号转换器输出的第一符号。
22.根据权利要求19的方法，还包括当第一符号为RS奇偶符号时旁路从字节符号转换器输出的第一符号。
23.根据权利要求19的方法，还包括当第一符号为增强数据符号时，按照1/2编码比率对第一符号的第一位进行编码，以生成第一和第二编码位，对第一编码位进行后解码，以及将该后解码位以及第二编码位输出给格栅编码器。
24.根据权利要求19的方法，还包括当第一符号为增强数据符号时，按照1/2编码比率对第一符号的高位进行卷积编码，以生成第一和第二编码位，对第一编码位进行后解码，以及将该后解码位以及第二编码位输出给格栅编码器。
25.根据权利要求19的方法，还包括当第一符号为增强数据符号时，按照1/2编码比率对第一符号的低位进行卷积编码，以生成第一和第二编码位，对第一编码位进行后解码，以及将该后解码位以及第二编码位输出给格栅编码器。
26.根据权利要求19的方法，其中该空数据符号为空数据序列中两个最先符号之一。
27.根据权利要求19的方法，其中根据包括在格栅编码器中的存储器的前值来预先确定该初始数据位。
28.一种在数字电视(DTV)发送器中对主和增强数据进行编码的方法，该方法包括使用字节符号转换器将主和增强数据包转换为符号，所述增强数据包至少之一包括被置于特定数据占位符中的空数据；生成已知数据序列；当第一符号为增强数据符号时对从字节符号转换器输出的第一符号的高位进行后解码并输出该后解码位以及初始数据位；以及通过将该后解码位和初始数据位输入至格栅编码器来对包括在格栅编码器中的一个或多个存储器进行初始化。
29.一种在数字电视(DTV)发送器中对主和增强数据进行编码的方法，该方法包括使用字节符号转换器将主和增强数据包转换为符号，所述增强数据包至少之一包括被置于特定数据占位符中的空数据；生成已知数据序列；当第一符号为增强数据符号时对包括在格栅编码器中的存储器之一的前值进行后解码，并输出该后解码值以及从字节符号转换器输出的第一符号的低位；以及对该后解码值以及第一符号的低位进行格栅编码。
全文摘要
公开了一种数字电视发送器以及在该数字电视发送器中对主和增强数据进行编码的方法。在该数字电视发送器中，字节符号转换器将主和增强数据包转换为符号，其中增强数据包至少之一可以包括用于已知数据符号的数据占位符。已知数据发生器生成已知数据符号。符号处理器处理从字节符号转换器中输出的第一符号。这里，当该第一符号是表示占位符之一的符号时，该符号处理器可以对已知数据符号的第一位进行后解码并输出该后解码位以及初始数据位。格栅编码器具有一个或多个存储器，用于对从符号处理器输出的第二符号进行格栅编码，其中当在该格栅编码器中对初始数据位进行处理时对该存储器进行初始化。
文档编号H04N7/24GK1960473SQ200610142888
公开日2007年5月9日 申请日期2006年10月27日 优先权日2005年10月31日
发明者催仁焕, 姜景远, 李炯坤, 洪性龙 申请人:Lg电子株式会社