专利名称：接收数字信号的处理器和判断所接收数字信号的质量的方法
技术领域：
本发明一般涉及判断数字系统中的信号质量，更具体地讲，本发明涉及判断施加到芯片接收器的定时(clocked)信号的信号质量。
背景技术：
在处理系统(例如，计算机、手持设备等)中，同步信号的信号质量必须符合设备的技术指标。通常，在信号必须一起到达它们的最终目标点并且由公共时钟取样的总线中发现这样的信号。如果信号质量不符合设备的技术指标，则通常设备将以信号形式发送奇偶校验误差或其它类型误差，这通常会导致系统重新引导或者要求数据的重新传输。
在现有技术中，高速信号的测量使用电压基准以判断接收器何时知道高或低的基准。通常，芯片供应商将指定最小建立时间和在其间供应商将保证设备将正常运作的最小保持时间。把示波器图像与技术指标可视地加以比较，以判断在指定的电压电平上是否存在足够的建立和保持时间。
典型的做法是，在使系统可用于用户之前，和/或在实际使用系统时的系统启动期间，测试系统的信号质量。参考被测部件的接收时钟和信号衰减(signal pad)，用示波器来测量信号的建立、保持、上升和下降时间。这样的测量过程可能持续数天或数星期才能完成，特别是当某些芯片具有必须加以测量的1000个以上的信号时。
发明内容
接收处理器配备有正常(操作)路径和测试路径。在正常路径中，把基准电压施加于正常(操作)缓冲器，也将数据输入信号施加于这一缓冲器。把正常缓冲器的输出施加于正常(操作)锁存器的输入端。还把固定时钟信号施加于锁存器，其触发数据信号从正常锁存器的输出到芯片的输出。与正常路径并行地配置测试路径。作为输入，测试路径模拟和接收与正常路径相同的数据，但测试路径具有施加于测试输入缓冲器的独立的电压基准(Vref-test)。也把输入于正常缓冲器的同样的数据输入于测试缓冲器。把测试缓冲器的输出输入于测试锁存器。提供于测试锁存器的定时信号是使得时钟信号能够被选择地进行偏移(skewed)的可变定时信号。把测试锁存器的输出与正常锁存器的输出进行比较，这两个输出信号之间的差定义了具体电压/时钟偏移组合的误差。
图1说明了现有技术的接收处理器；以及图2是使用了本发明的方法与结构的处理器的方框图。
具体实施例方式
图1说明了现有技术的接收处理器，也被公知为接收芯片。在这一例子中，所述接收处理器包括VLSI芯片，但本发明并不局限于VLSI芯片，可以包括其中把定时信号施加于芯片接收器的任何设备。VLSI芯片100包括输入缓冲器102和锁存器104。输入缓冲器102经由数据信号输入点106接收数据输入信号106A。经由基准电压输入点108输入基准电压Vref108A，并且以人们熟悉的方式触发存储在输入缓冲器102中的数据的输出。锁存器104接收时钟信号110A。以人们熟悉的方式，把施加于锁存器104的D0输入端的所缓冲的流入数据信号106A经由被时钟信号110A所触发的输出端Q0加以输出。经由数据输出点112，把这一数据作为数据输出信号112A从VLSI芯片100加以输出。图1仅仅说明了VLSI芯片100的输入信号处理方面。如人们所熟悉的，通常，VLSI芯片100还将包括在芯片上的成千上万的电子部件。典型的情况是，把数据输出信号112A输入于一个或多个这样的部件。
如人们所熟悉的，输入缓冲器102建立了VLSI芯片100将根据其确定一个“高”或“低”信号的电压。Vref信号108A是电压基准。VLSI芯片100使用Vref信号108A以计算被VLSI芯片100视为逻辑“1”的“数据输入”信号106A所需的最小电压电平。同样，Vref信号108A也用于计算“数据输入”信号106A可具有的并且还被VLSI芯片100视为逻辑“0”的最大电压。其还缓冲加载于VLSI芯片中的信号，因此，在其进入VLSI芯片100之前，“清除”了信号上的噪音。
锁存器104根据时钟信号110来锁存流入的数据信号。通常，在高速设计中，必须进行这一锁存，因为不存在遍历逻辑(go through logic)的足够的建立和保持时间，而且时钟信号要参考这一信号。锁存器104的数据输出信号112A是VLSI芯片100中的部件(内部逻辑)所使用的实际数据信号。通过锁存这一信号，VLSI芯片100实质地扩展了保持时间。这允许VLSI芯片100的内部逻辑在信号变化之前，有更多的时间对信号执行任何必须的操作，从而使芯片设计者具有满足高速设计需求的能力。
图2是使用了本发明的方法与结构的处理器(本例中再次为VLSI芯片)的方框图。参照图2，VLSI芯片200包括输入缓冲器102、锁存器104、经由时钟信号输入点110输入于锁存器104的时钟信号110A、数据输入信号106A以及经由Vref信号输入点108输入的Vref信号108A。这一结构与图1的现有技术结构实质上是相同的。然而，根据本发明，VLSI芯片200中还包括含有测试输入缓冲器202、测试输入锁存器204、时钟偏移电路214以及异或门216的测试路径。
类似于图1的元件，图2的元件的功能与操作上基本是相同的。把数据输入于缓冲器102，并且由锁存器104根据时钟信号110A进行锁存，以从VLSI芯片200加以输出。然而，测试路径允许对与由正常路径所使用的数据信号完全相同的数据信号进行测试，而不会影响数据输出信号112A。更具体地讲，仅仅在为确定电压灵敏度而进行测试期间，才使用测试缓冲器202。当进行测试时，经由Vref_test输入点208输入的Vref_test208A是变化的。如果Vref_test208A变化得太高或太低，则将模拟误差条件。通过识别在其处出现误差条件的高电压和低电压，可以确定VLSI芯片200的灵敏度范围。测试输入锁存器204具有与正常输入锁存器104相同的功能，但仅用于测试目的。如以下更详细加以描述的，使用异或门216，把测试输入锁存器204的输出与正常输入锁存器104的输出加以比较。如果存在异或门216的任何不同输出，则意味着误差。
时钟偏移(skew)电路214允许在正方向或负方向有选择地偏移施加于测试输入锁存器204的时钟信号110A。对于ASCI设计人员来说，用于偏移时钟信号的方法与电路是公知的，而且任何用于执行这一偏移功能的方法将足够达到本发明的目的。把时钟偏移电路214的输出输入于测试输入锁存器204，但不输入于锁存器104。通过偏移输入于测试输入锁存器204的时钟信号，以及把测试输入锁存器204所锁存的测试锁存数据信号与从输入锁存器104输出的实时数据信号进行比较，可以确定时钟信号中存在多大余量，即在误差出现之前可以对时钟施加多大偏移。异或门216把正常输出104与测试输出204加以比较，以判断是否把参数偏移得超过提供正确数据的点。这一点将是开始出现故障的值(点)，并且存在着数据将变得不正确的高点和低点。如人们所知道的，只有到该异或门的两个输入不同，该门才输出一个逻辑“1”。从异或门216输出的逻辑“1”，表示正常输出104与测试输出204的输出不一致，从而表示误差条件(condition)。
使用本发明，测试路径允许对实际数据路径的模拟，而不会影响芯片功能。把与用于通常路径(regular path)中的数据相同的数据用于测试路径，但可以在不影响芯片功能的情况下改变电压基准和添加时钟偏移。这允许在任何时候进行测试，甚至是在芯片的正常操作期间。当通常的数据通过处理器运行时，还可以观察“4个角(corner)”和余量。可以观察高电压、低电压以及具有这些电压的时钟偏移，而且有可能很好了解眼图(eye pattern)是如何好或者如何坏。实际数据为数据输出信号112A。把这一实际数据传递于VLSI芯片的内部逻辑，以供其专门使用。测试数据输出信号212A是从该芯片输出的误差信号，被用于警告测试装备(未示出)发生了误差。该测试装备还将提供对Vref_test信号208A和来自时钟偏移电路214的偏移信号的调整，以确定Vref和偏移的余量。眼图描述了还将创建有效数据的偏移窗口，或将维护有效数据的Vref偏移(余量)。眼图的4个角描画了具有可以使用的和仍维护有效数据的时钟偏移的Vref余量的最大窗口(min-Vref+max负时钟偏移；max-Vref+max负时钟偏移；min-Vref+max正时钟偏移；以及max-Vref+max正时钟偏移定义了这4个角)。
在现有技术中为了进行测试，为测量电压余量，要求改变Vref信号108A，然后递增Vref信号108A，直至达到系统在其处发生故障的点。这要求改变实际数据流，系统将发生故障，然后知道故障点(在这一故障点上的Vref值)是所述窗口的一个极限。把示波器放置在正常数据输出点112上，并且多次改变Vref的值，直至标识了所述故障的窗口。对于每一输入执行这一过程，因为在实际路径上执行这一过程，以便得到关于在何处发生故障的窗口。换句话说，把实际数据改变到在其处实际发生故障的点，其中所述故障是使整个系统瘫痪的故障。出于这一原因，现有技术测试通常在VLSI芯片(或其它被测试的处理器)脱机(off-line)时进行。
使用本发明的系统，可以把Vref_test信号208A改变任何所希望的量以及所希望的次数(times)，而不会影响数据输出信号112A。简单地偏移Vref_test信号208A，直至误差出现，其提供了一个数据点。这允许VLSI芯片(或任何使用本发明的其它处理器)在其执行服务和执行功能的同时，在其上进行信号测试。
应该认识到，可以由执行所指定功能或步骤的基于通用和/或专用硬件的系统、或者由通用和/或专用硬件与计算机指令的组合，实现这些说明的元件，以及这些说明中的元件的组合。
可以把程序指令提供于处理器以产生机器(machine)，使得在该处理器上执行的指令能够创建用于实现这些说明中所指定的功能的装置(means)。可以由处理器执行这些计算机程序指令，以导致该处理器所执行的一系列操作步骤，从而产生计算机实现的过程，使得在所述处理器上执行的指令能够提供用于实现这些说明中所指定的功能的步骤。因此，所述附图支持那些用于执行指定功能的装置的组合、用于执行指定功能的步骤的组合、以及用于执行指定功能的程序指令装置。
可以使用标准的人们所熟悉的编程技术来实现上述步骤。上述实施例的新颖性不取决于具体的编程技术，而取决于为实现所描述结果对所描述的步骤的使用。在客户机/服务器环境中，可以使用与服务器相关联的存储器来存储这样的软件编程代码。可以在随数据处理系统一起使用的诸如磁盘、或硬驱动器、或CD-ROM的各种已知媒体中的任何一种媒体上，体现所述软件编程代码。可以在这样的媒体上分布所述代码，也可以在某种类型的网络上从一个计算机系统的内存或外存将所述代码分布于其它计算机系统以供这样的其它系统的用户加以使用。用于把软件程序代码体现在物理媒体和/或经由网络来分布软件代码的技术与方法是人们已知的，因此，此处将不进一步讨论。
尽管针对本发明的具体的优选实施例描述了本发明，但本领域技术人员可以意识到，可以对本发明进行多方面的变更与修改，本发明旨在包括落入所附权利要求的范围内的这样的变更与修改。
权利要求
1.一种配置成接收数字信号的处理器，包括正常路径，用于接收数据输入信号，并且输出将由所述处理器加以处理的正常数据输出信号；以及测试路径，用于接收所述数据输入信号，并且输出测试数据输出信号，所述测试路径用于测试所述数据输入信号的信号质量，而不会影响所述正常数据输出信号。
2.根据权利要求1所述的处理器，其中，所述测试路径包括测试输入锁存器，用于接收所述数据输入信号，并且输出所述测试数据信号；以及时钟偏移电路，可操作地耦接于所述测试输入锁存器，并且接收时钟信号，所述时钟偏移电路能够使由所述时钟偏移电路接收的所述时钟信号有选择地在正方向或负方向上偏移，由此影响所述输出测试数据信号的值。
3.根据权利要求2所述的处理器，其中，所述测试路径还包括输入于所述测试输入锁存器的可变测试基准电压，其中，改变所述测试基准电压影响所述输出测试数据信号的值。
4.根据权利要求3所述的处理器，其中，所述正常路径包括正常输入锁存器，用于接收所述输入数据信号和所述时钟信号，并且输出所述正常输出数据信号，并且其中，所述处理器还包括比较装置，用于把所述测试数据输出信号与所述正常数输出据信号进行比较，如果所述比较结果指示所述数据输入信号中的误差条件，则所述比较装置输出第一值，以及如果所述比较结果指示所述数据输入信号中的非误差条件，则所述比较装置输出第二值。
5.根据权利要求4所述的处理器，其中，所述比较装置包括所连接的异或门，以接收所述测试数据输出信号和所述正常数据输出信号。
6.一种用于判断所接收数字信号的质量的方法，包括提供正常路径，用于接收数据输入信号，并且输出将由所述处理器处理的正常数据输出信号；以及提供测试路径，用于接收所述数据输入信号，并且输出测试数据输出信号，所述测试路径用于测试所述数据输入信号的信号质量，而不会影响所述正常数据输出信号。
7.根据权利要求6所述的方法，其中，测试路径的所述提供包括提供测试输入锁存器，用于接收所述输入数据信号，并且输出所述测试数据信号；以及提供时钟偏移电路，可操作地耦接于所述测试输入锁存器，并且接收时钟信号，所述时钟偏移电路能够使所述时钟偏移电路所接收的所述时钟信号有选择地在正方向或负方向上偏移，由此影响所述输出测试数据信号的值。
8.根据权利要求7所述的方法，其中，测试路径的所述提供还包括提供输入于所述测试输入锁存器的可变测试基准电压，其中，改变所述测试基准电压影响所述输出测试数据信号的值。
9.根据权利要求8所述的方法，其中，所述正常路径的所述提供包括提供正常输入锁存器，用于接收所述输入信号和所述时钟信号，并且输出所述正常输出数据信号，以及其中，所述方法还包括提供比较装置，用于把所述测试数据输出信号与所述正常数据输出信号进行比较，如果所述比较结果指示所述数据输入信号中的误差条件，则所述比较装置输出第一值，以及如果所述比较结果指示所述数据输入信号中的非误差条件，则所述比较装置输出第二值。
10.根据权利要求9所述的方法，其中，所述比较装置包括所连接的异或门，以接收所述测试数据输出信号和所述正常数据输出信号。
全文摘要
一种接收处理器被配置为具有正常(操作)路径和测试路径。与正常路径并行地配置测试路径。作为输入，测试路径模拟和接收与正常路径相同的数据，但测试路径具有施加于测试输入缓冲器的独立的电压基准(V
文档编号H04L12/26GK1987805SQ200610143400
公开日2007年6月27日 申请日期2006年11月8日 优先权日2005年12月19日
发明者艾尔弗雷多·奥尔德雷吉亚, 马库斯·A·贝克, 贾斯廷·P·班德霍尔兹, 杰弗里·B·威廉斯 申请人:国际商业机器公司