专利名称：基于预测点间相关性的帧内预测实现的方法及装置的制作方法
技术领域：
本发明涉及一种电信技术领域的方法及装置，具体是一种基于预测点间相关 性的帧内预测实现的方法及装置。
背景技术：
视频技术是广泛用于视频数据的传输和存储，由这些数据可以完全或近似地 恢复出原始图像。帧内预测技术是利用图像数据空间上的相关性，使用当前块左 边和上边的最邻近解码像素值来预测当前的所有像素。在H,264标准中，定义的 最小块处理单元是4x4的块，亮度的预测模式共9种，色度的预测模式共4种； 在AVS标准中，定义的最小块处理单元是8x8的块，亮度的预测模式共5种，色 度的预测模式共4种。在AVS标准所采用的预测模式中，除个别模式不同于H. 264 标准所采用的外，其余的都能在H. 264标准中找到与之完全对应的预测模式。
在目前的实现技术中，大多是针对单个标准的实现进行讨论。考虑到不同标 准的特点和实时处理的要求，对于化264的实现，多数采用的是4路并行的处理 架构；而对于AVS的实现，多数釆用的是8路并行的处理架构， 一次输出一行预 测出的像素点。这类实现方案能很好的满足实时处理的要求，但代价是使用的硬 件资源成倍的增加。如果仅采用一路处理架构处理所有的像素点，虽然硬件开销 较小，但很难达到实时处理的要求，特别是对高清晰度视频图像的实时处理。因 此，有必要寻找一种有效的处理方法和架构，兼容H. 264和AVS两种标准，既能 满足实时处理的要求，特别是对高猜晰度辦频图像的实时处理，又能保证硬件开 销尽可能的小。
经对现有技术文献的检索发现，Yu-Wen Huang等人在IEEE Transactions on circuits and systems for video technology, Vol. 15， No. 3， March 2005 (IEEE 的视频技术的电路与系统学报)上所发表的"Analysis, Fast Algorithm, and VLSI Architecture Design for H. 264/AVC Intra Frame Coder"(针对H. 264/AVC 帧内预测编码器的分析，快速算法和VLSI架构设计)中，设计了一种可重用的
4路并行处理架构。该架构对于所有的预测模式都重用一套运算单元， 一定程度 上减少了硬件开销，并能实时处理标清的视频数据(对于720x480， 4: 2: 0格
式的视频，每秒处理31帧)。但存在如下缺点1、由于采用了大量的控制逻辑，
导致只能处于较低的时钟频率(55MHz)下工作，因而没能达到实时处理高清视 频数据的要求(对于1920x1080， 4: 2: O格式的视频，每秒处理30帧)；2、由 于是采用4路并行处理架构，硬件开销仍然较大。
发明内容
本发明针对现有技术的不足，提供一种基于预测点间相关性的帧内预测实现 的方法及装置，使其基于当前块中被预测数据行与行间的相关性，采用一种通用 的单点处理架构，以4x4的块为最小处理单元，兼容H. 264高端规范和AVS标准， 并能实现硬件开销较小，同时满足实时处理高清视频数据的要求。
本发明是通过以下技术方案来实现的
本发明涉及的基于预测点间相关性的帧内预测实现的方法，包括以下步骤
步骤一，接收宏块类型和预测模式参数；
步骤二，接收当前宏块上边参考像素和左边参考像素；
步骤三，根据步骤一、步骤二接收到的预测模式和宏块类型参数及上边参考 像素和左边参考像素，充分利用各种存在相关性的预测模式中当前块行与行间的 数据相关性，通过移位的方式提供参考像素和预测值的输出，为上边参考像素和 左边参考像素分配独立处理单元，完成对当前宏块的预测计算和参考像素的更 新；
本步骤可细分为如下步骤
第1步，判断当前是进行H. 264解码还是进行AVS解码；
第2步，判断当前宏块是亮度块还是色度块；
第3步，如果是亮度块，则判断宏块类型；如果是色度块，则跳到第4步； 第4步，判断预测模式；
第5步，充分利用各种存在相关性的预测模式中当前块行与行间的数据相关 性，以4x4的块为基本处理单元，根据当前的预测模式，利用上边参考像素和左
边参考像素，采用单点计算的方式，完成对当前宏块的预测计算，预测计算时， 利用被预测数据间的相关性，并且对左边参考像素点和上边参考像素点进行独立
处理，同时根据宏块类型，从接收到的重构像素中选择所需要的参考像素，覆盖 对应的旧参考像素，完成对参考像素的更新。
所述移位的方式，是指对当前块进行预测计算时，将预测当前块所需要的 参考像素均存于移位寄存器中，计算完一个点后，按照移位的方向，后一个点覆 盖当前点的值，提供预测下个点所需的参考像素点，对于不存在相关性的预测模 式，每个点均需要计算，对于存在相关性的预测模式，利用相关性，将保存于输 出寄存器中已经计算出的值移动一个点赋给当前相关点，而不需要再次计算相关 点。
所述分配独立处理单元，是指对当前块进行预测计算时，采用为上边参考 像素和左边参考像素分配独立处理单元的方法，如果当前点是利用左边参考像素 进行预测，则使用专供左边参考像素点计算的运算单元，如果当前点是利用上边 参考像素进行预测，则使用专供上边参考像素点计算的运算单元，如果左边和上 边参考像素计算都需要进行大量像素点求和时，两路运算单元同时使用。
所述相关性，是指宏块的本行内所有被预测点或除1个点外的其他被预测 点，都能在己计算出的相邻行或隔行中找到与其值完全相等的点，将己经计算出 的本行像素值直接作为后续行相关像素点的值输出，而不需要再次计算相关点。
在H,264和AVS的所有预测模式中，除比264中的下水平和上水平模式，以 及AVS中的直流模式以及两个标准中都使用的平面模式外，其余的预测模式都具 有行与行间的数据相关性。
以H. 264中的下右对角线模式为例，对于4x4的宏块类型，将一个4x4块的 16个像素点按照从左至右，从上至下的顺序编号(1至16号)，其中第1行的1， 2， 3号点与第2行的6， 7， 8号点是分别对应相等的，即计算出的第l行的l， 2， 3号点的值可以直接存储后作为第2行的6， 7， 8号点的预测值，而不用再 重新计算。同理，第2行与第3行以及第3行与第4行之间都具有这样的相关性。
与下右对角线模式相似，在具有行与行间数据相关性的预测模式中，除 H. 264中的右垂直模式和左垂直模式只具有隔行相关性，即第1行与第3行的数 据才具有相关性，其他的模式相邻两行都具,有相关性。此种相关性保证了本行中 至少有3个点是可以直接由相邻相关行提供。
第6步，计算完一行4个点后，进行一次预测值输出。
步骤四，将步骤三中计算好的预测值送给外部的重构模块。
本发明涉及的基于预测点间相关性的帧内预测实现的装置，包括参考像素 寄存器组、参考像素控制单元、基本运算单元和输出控制单元。
所述参考像素寄存器组分为左边参考像素寄存器组和上边参考像素寄存器 组两部分，左边参考像素寄存器组负责左边参考像素的存储工作，上边参考像素 寄存器组负责上边参考像素的存储工作。
所述参考像素寄存器组包括寄存器、移位寄存器、临时寄存器，所述寄存器 负责保存外部输入的参考像素，并为参考像素控制单元提供参考像素的选择；所 述移位寄存器接收参考像素控制单元选择送入的参考像素，移位寄存器的输出端 与基本运算单元的输入端相连，为基本运算单元提供输入数据；所述临时寄存器 用于存储计算直流和平面模式中产生的部分之和，供基本运算单元继续计算使 用。
所述参考像素控制单元，实现对所有控制信号的判断、参考像素的选择、移 位控制、参考像素的更新，根据当前宏块的情况，选择保存在参考像素寄存器组 中参考像素，或将参考像素送回参考像素寄存器组内部的移位寄存器，并控制移 位寄存器的移位及参考像素的更新，所述参考像素控制单元分为左边参考像素控 制单元和上边参考像素控制单元两部分，左边参考像素控制单元负责控制左边参 考像素，上边参考像素控制单元负责控制上边参考像素。
所述的参考像素控制单元，根据预测模式将参考像素按顺序送入移位寄存器 中，并控制移位寄存器一个周期移动一个点，使得移动一个点后存放的参考像素 能直接用于计算下一个预测点时使用。
所述基本运算单元，接收参考像素寄存器组内部移位寄存器中的数据作为基 本运算单元的输入数据，基本运算单元完成计算后将结果输出给输出控制单元。
所述基本运算单元，由9个16比特的加法器组成，其中4个加法器组成一 路子运算单元供利用左边参考像素计算时使用，另4个加法器组成另一路子运算 单元供利用上边参考像素计算时使用，另设置了一个加法器用于计算此两路计算 结果的和，基本运算单元共有10个16比特的输入端和3个16比特的输出端， 其输入端与左边参考像素寄存器组和上边参考像素寄存器组内部的移位寄存器 相联，输出端与输出控制单元的输入端相联，10个输入端中5个是利用左边参
考像素计算时使用，另5个是利用上边参考像素计算时使用，3个输出端分别为 2个子运算单元的计算结果输出端和1个两子运算单元的相加结果输出端。所述 基本运算单元在只利用左边参考像素计算当前预测点时，上边参考像素寄存器组
中的移位寄存器被输入0;而基本运算单元在只利用上边参考像素计算当前预测 点时，左边参考像素寄存器组中的移位寄存器被输入O。
所述输出控制单元，包括输出寄存器和控制逻辑单元，控制逻辑单元从基本 运算单元输出端中选择当前需要的计算结果，根据预测模式，将计算结果送回基 本运算单元输入端进行累加运算，或者将计算结果送回参考像素寄存器组中的临 时寄存器保存，或者将计算结果送给输出控制单元内部的输出寄存器中相应位保 存，以及根据当前存在的相关性控制输出寄存器的移位，获得相关点的输出值。
所述的输出控制单元根据当前模式行与行间的相关性，控制当前行的数据保 持不变，左移一个点或右移一个点以葺接作为下一行中相关点的输出值。
本发明的装置主要是利用接收到的宏块类型、预测模式等参数和参考像素， 完成对当前宏块的预测，同时也实现对上边参考像素和左边参考像素的更新，对 所有的宏块类型都以4x4的块为处理单位，顺序处理。
H.264的主规范中编码时需要处理13种模式，而高清视频流(1920x1080) 的数据量是标清(720x480)的6倍，仅使用本发明提出的单路处理结构就完全 能满足高清实时解码的要求。由于本发明提出的单路处理结构的处理速度是对比 文件中4路并行处理结构的处理速度的1.5倍，若要达到能对H.264的main profile (主规范)实现高清实时编码，则需要使用4路本发明提出的单路处理 结构，构成4路并行处理单元。若要达到能对H. 264的high profile (高端规 范)实现高清实时编码，则需要使用7路本发明提出的单路处理结构，构成7 路并行处理单元。而且采用本发明提出的单路处理结构所实现的编解码器是完全 兼容AVS标准的。
与现有技术相比，本发明具有以下有益效果1、本发明提出的单路处理结 构，充分利用了行与行间的相关性，对于具有相邻行相关性的预测模式，仅4x4 块的第一行需要4个周期计算出4个点，后三行只需要3个周期得出三行的点， 共7个周期，相对于不利用行与行间相关性的单路处理结构(4x4块，需16个 周期)，处理速度提高了2倍多，而相对于不利用行与行间相关性的4路处理结
构(4x4块，需4个周期)，处理速度只降低了不到一半，同时采用移位代替选 择和左边、上边参考分开独立处理的方式，减少了控制逻辑延时，使用0. 18的 工艺库，可综合频率能达到150MHz以上，在最优情况下，所获得的处理速度能 达到原处理速度的1. 5倍；2、从硬件资源开销上来看，本发明提出的单路处理 结构，利用了行与行间的相关性，省去了计算相关点所需的控制逻辑和多余的计 算单元，因而降低了硬件资源开销；3、从功耗上来看，本发明充分利用了行与 行间的相关性，直接利用己经计算出的值，去除了过多的冗余计算，降低了功耗; 4、从整体架构上来看，本发明提供了一种较通用的帧内预测架构，能支持到 H. 264的high profile (高端规范)，并完全兼容AVS标准。
图1是对H.264中的下右对角线模式中存在的行与行间数据相关性的示意
图2是本发明装置的结构示意图3是本发明装置中基本运算单元的结构示意图4是对本发明装置在下右对角线模式时进行计算的工作示意图。
具体实施例方式
下面结合附图对本发明的实施例作详细说明本实施例在以本发明技术方案
为前提下进行实施，给出了详细的实施方式和具体的操作过程，但本发明的保护 范围不限于下述的实施例。
本实施例基于对一个4x4块的处理，包括如下歩骤
步骤一，将接收到的宏块类型和预测模式等需要的参数送参考像素寄存器组
的内部寄存器保存；
所述宏块类型，H. 264的高端规范对于帧内预测部分新增加了 8x8的宏块类 型，而AVS均采用了8x8的宏块类型，两者在区别为H. 264需要对获得的参考 像素进行滤波，而AVS则不需要。
所述预测模式，对于亮度预测模式，H. 264仍采用了 4x4宏块类型中的9种 模式，而AVS只采用了5种，包括垂直，水平，直流，下左对角线和下右对角线 模式，其中的直流以及下左对角线模式与H.264中的有所不同，其余的3种与 & 264中的完全相同；对于色度预测模式，两者都采用了4种，其中只有直流模
式不同。
在实现H. 264的高端规范的基础上，只用增加对AVS中的直流及下左对角线 模式的支持，就能实现这两种标准的兼容。
步骤二，接收当前宏块的上边参考像素及左边参考像素，存入参考像素寄存 器组，若对于当前宏块此步骤已完成，则直接跳到下一步；
步骤三，判断参数寄存器，决定当前是进行H，264解码还是进行AVS解码， 判断计数寄存器，决定当前是亮度块还是色度块，如果是亮度块，判断参数寄存 器，决定当前的宏块类型，判断预测模式并根据预测模式，判断当前块所需的参 考像素是否已经保存，若已保存，则将上边参考像素及左边参考像素送入相应的 上边移位寄存器及左边移位寄存器，移位寄存器直接与基本运算单元的输入端相 联，否则，继续等待参考像素的保存，采用参考像素移位，利用行与行间数据相 关性，并且对左边参考像素点和上边参考像素点进行独立处理完成对当前宏块的 计算，基本计算单元的所有输入和输出端均为16比特，计算完成的像素点经移 位后送输出寄存器相应位保存，计算完一行4个像素点后，输出寄存器进行一次 输出，并同时接收重构模块送回的像素重构值，选择所需要的参考像素，更新相 应的参考像素寄存器，用于下一个块的计算；
步骤四，计算完当前的4x4块后，开始下一个4x4块的计算。
步骤三中，如图1和图4所示，所述计算以化264的"4的宏块类型中的下 右对角线模式为例。该模式需要计算7个点的值，点1至4由上边参考处理单元 计算，计算公式如下
1:I+M+M+A+2>〉2
2:M+A+A+B+2》2
3:A+B+B+C+2》2
4:B+C+C+D+2>>2 点5， 9， 13由左边参考处理单元计算，计算公式如下
5:M+I+I+J+2〉〉2
9:I+J+J+K+2〉>2
13:J+K+K+L+2〉〉2 对一个4x4块中每个像素点的计算过程如下
第一个周期，将参考像素点I, M， A， B， C， D送移位寄存器U保存；
第二个周期，计算出第1个点的和值部分，并通过输出控制单元右移2位后 将低8位送输出寄存器的第1点位保存，同时将移位寄存器U左移一个点位，即 M覆盖I， A覆盖M， B覆盖A， C覆盖B， D覆盖C;
第三个周期，计算出第2个点的和值部分，并通过输出控制单元右移2位后 将低8位送输出寄存器的第2点位保存，同时将移位寄存器U左移一个点位；
第四个周期，计算出第3个点的和值部分，并通过输出控制单元右移2位后 将低8位送输出寄存器的第3点位保存，同时将移位寄存器U左移一个点位；
第五个周期，计算出第4个点的和值部分，并通过输出控制单元右移2位后 将低8位送输出寄存器的第4点位保存，同时将参考像素点M, I， J， K， L送移位寄 存器L保存，并输出一行计算的完成信号；
第六个周期，计算出第5个点的和值部分，并通过输出控制单元右移2位后 将低8位送输出寄存器的第1点位保存，同时将输出寄存器右移一个点位，即l 中的像素值覆盖2， 2覆盖3， 3覆盖4，并输出一行计算的完成信号，并且移位 寄存器L左移一个点位，即I覆盖M，.J覆盖I, K覆盖J， L覆盖K;
第七个周期，计算出第9个点的和值部分，并通过输出控制单元右移2位后 将低8位送输出寄存器的第1点位保存，同时将输出寄存器右移一个点位，并输 出一行计算的完成信号。并且移位寄存器L左移一个点位；
第八个周期，计算出第13个点的和值部分，并通过输出控制单元右移2位 后将低8位送输出寄存器的第1点位保存，同时将输出寄存器右移一个点位，并 输出一行计算的完成信号，完成了一个4x4块的计算。
如图2所示，本实施例装置包括参考像素寄存器组、参考像素控制单元、 基本运算单元和输出控制单元。 ，
所述参考像素寄存器组分为左边参考像素寄存器组和上边参考像素寄存器 组两部分，左边参考像素寄存器组负责左边参考像素的存储工作，上边参考像素 寄存器组负责上边参考像素的存储工作。
所述参考像素寄存器组包括寄存器、移位寄存器、临时寄存器，所述寄存器 负责保存外部输入的参考像素，并为参考像素控制单元提供参考像素的选择；所 述移位寄存器接收参考像素控制单^选择送入的参考像素，移位寄存器的输出端
与基本运算单元的输入端相连，为基本运算单元提供输入数据；所述临时寄存器 用于存储计算直流和平面模式中产生的部分之和，供基本运算单元继续计算使 用。
所述参考像素控制单元，实现对所有控制信号的判断、参考像素的选择、移 位控制、参考像素的更新，根据当前宏块的情况，选择保存在参考像素寄存器组 中参考像素，或将参考像素送回参考像素寄存器组内部的移位寄存器，并控制移 位寄存器的移位及参考像素的更新，所述参考像素控制单元分为左边参考像素控 制单元和上边参考像素控制单元两部分，左边参考像素控制单元负责控制左边参
考像素，上边参考像素控制单元负责控制上边参考像素。
所述的参考像素控制单元，根据预测模式将参考像素按顺序送入移位寄存器 中，并控制移位寄存器一个周期移动一个点，使得移动一个点后存放的参考像素 能直接用于计算下一个预测点时使用。
所述基本运算单元，接收参考像素寄存器组内部移位寄存器中的数据作为基 本运算单元的输入数据，基本运算单元完成计算后将结果输出给输出控制单元。
如图3所示，所述基本运算单元，由9个16比特的加法器组成，其中4个 加法器组成一路子运算单元供利用左边参考像素计算时使用，另4个加法器组成
另 一路子运算单元供利用上边参考像素计算时使用，另设置了 一个加法器用于计
算此两路计算结果的和，基本运算单元共有10个16比特的输入端和3个16比 特的输出端，其输入端与左边参考像素寄存器组和上边参考像素寄存器组内部的 移位寄存器相联，输出端与输出控制单元的输入端相联，10个输入端中5个是 利用左边参考像素计算时使用，另5个是利用上边参考像素计算时使用，3个输 出端分别为2个子运算单元的计算结果输出端和1个两子运算单元的相加结果输 出端。所述基本运算单元在只利用左边参考像素计算当前预测点时，上边参考像 素寄存器组中的移位寄存器被输入0;而基本运算单元在只利用上边参考像素计 算当前预测点时，左边参考像素寄存器组中的移位寄存器被输入0。
所述输出控制单元，包括输出,寄存器和控制逻辑单元，控制逻辑单元从基本
运算单元输出端中选择当前需要的计算结果，根据预测模式，将计算结果送回基 本运算单元输入端进行累加运算，或者将计算结果送回参考像素寄存器组中的临 时寄存器保存，或者将计算结果送给输出控制单元内部的输出寄存器中相应位保
存，以及根据当前存在的相关性控制输出寄存器的移位，获得相关点的输出值。 所述的输出控制单元根据当前模式行与行间的相关性，控制当前行的数据保
持不变，左移一个点或右移一个点以直接作为下一行中相关点的输出值。
本实施例具有以下有益效果1、本实施例相对于不利用行与行间相关性的
单路处理结构(4x4块，需16个周期)，处理速度提高了2倍多，而相对于不利
用行与行间相关性的4路处理结构(4x4块，需4个周期)，处理速度只降低了
不到一半；2、本实施例利用了行与行间的相关性，省去了计算相关点所需的控
制逻辑和多余的计算单元，因而降低了硬件资源开销；3、本实施例充分利用了 行与行间的相关性，直接利用已经计算出的值，去除了过多的冗余计算，降低了 功耗；4、本实施例提供了一种较通用的帧内预测架构，能支持到H. 264的high profile (高端规范)，并完全兼容AVS标准。
权利要求
1、一种基于预测点间相关性的帧内预测实现的方法，其特征在于，包括以下步骤步骤一，接收宏块类型和预测模式参数；步骤二，接收当前宏块上边参考像素和左边参考像素；步骤三，根据步骤一、步骤二接收到的预测模式和宏块类型参数及上边参考像素和左边参考像素，利用各种存在相关性的预测模式中当前块行与行间的数据相关性，通过移位的方式提供参考像素和预测值的输出，为上边参考像素和左边参考像素分配独立处理单元，完成对当前宏块的预测计算和参考像素的更新；步骤四，将步骤三中的预测计算值送给外部的重构模块。
2、 根据权利要求1所述的華于预测点间相关性的帧内预测实现的方法，其 特征是，步骤三中，所述预测计算和参考像素的更新，是指利用各种存在相关性 的预测模式中当前块行与行间的数据相关性，以4x4的块为基本处理单元，根据 当前的预测模式，利用上边参考像素和左边参考像素，采用单点计算的方式，完 成对当前宏块的预测计算，预测计算时，利用被预测数据间的相关性，并且对左 边参考像素点和上边参考像素点进行独立处理，同时根据宏块类型，从接收到的 重构像素中选择所需要的参考像素，覆盖对应的旧参考像素，完成对参考像素的 更新。
3、 根据权利要求1所述的基于预测点间相关性的帧内预测实现的方法，其 特征是，步骤三中，所述移位的方式，是指对当前块进行预测计算时，将预测 当前块所需要的参考像素均存于移位寄存器中，计算完一个点后，按照移位的方 向，后一个点覆盖当前点的值，提供预测下个点所需的参考像素点，对于不存在 相关性的预测模式，每个点均需要计算，对于存在相关性的预测模式，利用相关 性，将保存于输出寄存器中已经计算出的值移动一个点赋给当前相关点，而不需 要再次计算相关点。
4、 根据权利要求1或2或3所述的基于预测点间相关性的帧内预测实现的 方法，其特征是，步骤三中，所述相关性，是指宏块的本行内所有被预测点或除 1个点外的其他被预测点，都能在已计算出的相邻行或隔行中找到与其值完全相 等的点，将已经计算出的本行像素值直接作为后续行相关像素点的值输出，而不 需要再次计算相关点。
5、 根据权利要求1所述的基于预测点间相关性的帧内预测实现的方法，其 特征是，步骤三中，所述分配独立处理单元，是指对当前块进行预测计算时， 采用为上边参考像素和左边参考像素分配独立处理单元的方法，如果当前点是利 用左边参考像素进行预测，则使用专供左边参考像素点计算的运算单元，如果当 前点是利用上边参考像素进行预测，则使用专供上边参考像素点计算的运算单 元，如果左边和上边参考像素计算都需要进行大量像素点求和时，两路运算单元 同时使用。
6、 一种基于预测点间相关性的帧内预测实现的装置，包括参考像素寄存 器组、参考像素控制单元、基本运算单元和输出控制单元，其特征在于，所述参考像素寄存器组分为左边参考像素寄存器组和上边参考像素寄存器 组两部分，左边参考像素寄存器组负责左边参考像素的存储工作，上边参考像素 寄存器组负责上边参考像素的存储工作；所述参考像素控制单元，实现对所有控制信号的判断、参考像素的选择、移 位控制、参考像素的更新，根据当前宏块的情况，选择保存在参考像素寄存器组 中参考像素，或将参考像素送回参考像素寄存器组内部的移位寄存器，并控制移 位寄存器的移位及参考像素的更新，所述参考像素控制单元分为左边参考像素控 制单元和上边参考像素控制单元两部分，左边参考像素控制单元负责控制左边参 考像素，上边参考像素控制单元负责控制上边参考像素；所述基本运算单元，接收参考像素寄存器组内部移位寄存器中的数据作为基 本运算单元的输入数据，基本运算单元完成计算后将结果输出给输出控制单元；所述输出控制单元，包括输出寄存器和控制逻辑单元，控制逻辑单元从基本 运算单元输出端中选择当前需要的计算结果，根据预测模式，将计算结果送回基 本运算单元输入端进行累加运算，或者将计算结果送回参考像素寄存器组中的临 时寄存器保存，或者将计算结果送给输出控制单元内部的输出寄存器中相应位保 存，以及根据当前存在的相关性控制输出寄存器的移位，获得相关点的输出值。
7、 根据权利要求6所述的基于预测点间相关性的帧内预测实现的装置，其 特征是，所述参考像素寄存器组包括寄存器、移位寄存器、临时寄存器，所述寄存器负责保存外部输入的参考像素，并为参考像素控制单元提供参考像素的选 择；所述移位寄存器接收参考像素控制单元选择送入的参考像素，移位寄存器的 输出端与基本运算单元的输入端相连，为基本运算单元提供输入数据；所述临时 寄存器用于存储计算直流和平面模式中产生的部分之和，供基本运算单元继续计 算使用。
8、 根据权利要求6所述的基于预测点间相关性的帧内预测实现的装置，其 特征是，所述的参考像素控制单元，根据预测模式将参考像素按顺序送入移位寄 存器中，并控制移位寄存器一个周期移动一个点，使得移动一个点后存放的参考 像素能直接用于计算下一个预测点时使用。
9、 根据权利要求6所述的基于预测点间相关性的帧内预测实现的装置，其 特征是，所述基本运算单元，由9个16比特的加法器组成，其中4个加法器组 成一路子运算单元供利用左边参考像素计算时使用，另4个加法器组成另一路子 运算单元供利用上边参考像素计算时使用，另设置了 一个加法器用于计算此两路计算结果的和，基本运算单元共有10个16比特的输入端和3个16比特的输出 端，其输入端与左边参考像素寄存器组和上边参考像素寄存器组内部的移位寄存 器相联，输出端与输出控制单元的输入端相联，10个输入端中5个是利用左边 参考像素计算时使用，另5个是利用上边参考像素计算时使用，3个输出端分别 为2个子运算单元的计算结果输出端和1个两子运算单元的相加结果输出端，基 本运算单元在只利用左边参考像素计算当前预测点时，上边参考像素寄存器组中 的移位寄存器被输入0;而棊本运譯单元在只利用上边参考像素计算当前预测点 时，左边参考像素寄存器组中的移位寄存器被输入O。
10、 根据权利要求6所述的基于预测点间相关性的帧内预测实现的装置，其 特征是，所述的输出控制单元根据当前模式行与行间的相关性，控制当前行的数 据保持不变，左移一个点或右移一个点以直接作为下一行中相关点的输出值。
全文摘要
一种视频技术领域中基于预测点间相关性的帧内预测实现的方法及装置。本发明的方法首先接收宏块类型、预测模式参数、上边参考像素和左边参考像素；然后根据接收到的预测模式和宏块类型参数及上边参考像素和左边参考像素，完成对当前宏块的预测计算和参考像素的更新，最后将计算好的的预测值送给外部的重构模块。本发明的装置包括参考像素寄存器组、参考像素控制单元、基本运算单元和输出控制单元。本发明支持H.264的高端规范和AVS标准，提高了设计的可综合频率，且在数据处理能力相同的情况下，具有硬件资源开销小，功耗低等优点。
文档编号H04N7/26GK101115207SQ20071004544
公开日2008年1月30日 申请日期2007年8月30日 优先权日2007年8月30日
发明者刘佩林, 周大江, 磊 朱 申请人:上海交通大学