专利名称：：同步数字传输系统中踪迹信息的处理装置和方法
技术领域：
：本发明涉及光同步数字传输系统(SDH/SONET，SynchronousDigitalHierarchy/SynchronousOpticalNetwork)，具体涉及同步数字传输系统中踪迹信息的处理装置和方法。
背景技术：
：踪迹信息字节是同步数字传输系统中段开销、高阶通道开销、低阶通道开销中固定位置的1个字节，包括J0、J1和J2这三种字节。踪迹信息字节被用来重复的发送段、通道以及支路接入点识别符(APID，AccessPointIdentifier)，以便使接收终端能据此确认与指定的发送机是否处于持续连接状态，从而追踪连接状态。网络提供者利用踪迹信息可以提前发现和解决问题，防止传送的业务受影响，缩短网络恢复时间。APID可以采用16或64字节的踪迹信息帧格式，通过复帧进行发送。一个复帧由16帧或64帧组成，踪迹信息帧由这16帧或64帧中的16或64个踪迹信息字节所组成。在国内网应用或单个运营商管辖区域内，APID可以使用64字节自由格式码流或者G.831所规定的16字节格式的码流。在国际边界或不同网络运营商管辖区域边界，则只能使用G.831所规定的16字节格式的码流。对于需要将G.831规定的16字节格式转换进64字节格式的地方，则将前者重复4次。64字节踪迹信息帧结构的帧头特征字是CR\LF，该特征字位于第63\64字节，并且CR＝0Dh，LF＝0Ah，同时在第1-62个字节中不能出现CR\LF。G.831所规定的16字节格式的踪迹信息帧如表1所示，第1个字节是帧起始标记，其最高位为1，低7位为对前一帧作循环冗余校验CRC-7计算的结果，后续的15个字节最高位都是0，并且必须符合T.50建议。表1通过检测连续的16或64字节的踪迹信息帧可以判断踪迹标识符不稳定告警(TIU，TraceIdentifierUnstable)和踪迹标识符不匹配告警(TIM，TraceIdentifierMismatch)。对此，现有技术中的踪迹信息的处理方案与ITU协议兼容，能够处理16和64字节两种格式的踪迹信息帧。现有技术的具体方法是设置3个随机存取存储器(RAM，Random-accessmemory)页面，即捕捉页、接受页和期望页，用于存储数据。其中，当前接收到的踪迹信息被存储在捕捉页中，如果踪迹信息帧的长度是16字节，就利用踪迹信息的最高位进行同步，最高位为1的字节被放入捕捉页的第一个位置，后面接收到的最高位不为1的字节依次存放；如果踪迹信息的长度是64字节，则利用收到踪迹信息的CR/LF(CR＝0Dh，LF＝0Ah)进行同步，将CR/LF存储在捕捉页的最后两个字节的位置，以后收到的踪迹信息字节从捕捉页的第一个位置开始依次存放。当捕捉页连续接收到一定数量的复帧，并且这些复帧的踪迹信息都相同时，就可以断定这个踪迹信息是持续稳定的。一个持续稳定的踪迹信息被认为是可接受的踪迹信息并被存储在接受页中。如果当前连续接收到的一定数量的复帧，并且每个复帧的踪迹信息都与捕捉页中存储的踪迹信息不相同，则判定踪迹信息不稳定，产生TIU告警，并且直到下次检测到一个持续稳定的踪迹信息后上述TIU告警才被消除。在实际应用中，上述的一定数量是预先设定的，通常取3个或5个。期望页中保存的信息是由外部微处理器写入的踪迹信息的期望值。当接受页中存储的可接受的踪迹信息与上述期望值不匹配时，就产生TIM告警，并且，直到可接受的踪迹信息与上述期望值相匹配后，才消除TIM告警。可以看出，现有技术踪迹信息的处理方法中，需要3个RAM页面用于存储踪迹信息，也就是说，处理一个管理单元-4(AU-4，AdministrationUnit-4)的J1踪迹信息字节就需要64×3＝192字节的存储器。目前的芯片设计主要集中在4个AU-4，或者16个AU-4，甚至64个AU-4上，这就分别需要768/3072/12288字节的存储器。并且再加上J0、J2踪迹信息字节的处理，则上述方法还需要更多的存储器。由此可以看出，现有技术的踪迹信息的处理方法需要大量的RAM，而大量的RAM必将增加芯片的面积和功耗，影响芯片的成品率，大大增加芯片的成本。
发明内容本发明所要解决的技术问题是提供一种踪迹信息的处理装置和方法，减少踪迹信息处理所需的RAM。为解决上述技术问题，本发明提供方案如下一种踪迹信息的处理方法，其特征在于，设置用于保存踪迹信息的期望值的期望页，以及用于保存接收到的踪迹信息的接收页；判断当前接收到的复帧的踪迹信息与接收页中所保存的踪迹信息是否一致，如果连续接收到上述判断结果为不一致的复帧的个数达到预先设定的阈值，则产生踪迹标识符不稳定告警，并将接收到的踪迹信息保存在接收页中；判断接收页中所保存的踪迹信息与期望页中所保存的踪迹信息的期望值是否一致，如果不一致，则产生踪迹标识符不匹配告警。本发明所述的方法中，在所述踪迹标识符不稳定的告警过程中，如果连续接收到所述判断结果为一致的复帧的个数达到所述的阈值，则消除踪迹标识符不稳定告警；在所述踪迹标识符不匹配的告警过程中，如果判断接收页中保存的踪迹信息与期望页中保存的踪迹信息的期望值一致，则消除踪迹标识符不匹配告警。本发明所述的方法中，所述阈值为3或5。本发明所述的方法中，所述接收页或期望页的容量为64字节。本发明所述的方法中，进一步判断踪迹信息帧是否发生丢失；当踪迹信息帧未发生丢失时，所述将接收到的踪迹信息保存在接收页中是按照踪迹信息帧结构顺序保存踪迹信息；当踪迹信息帧发生丢失时，所述将接收到的踪迹信息保存在接收页中是按照踪迹信息的接收顺序保存踪迹信息。本发明所述的方法中，所述判断踪迹信息帧是否丢失是，如果在连续接收到的踪迹信息字节达到第一阈值的过程中，没有收到踪迹信息帧的帧头，则判定踪迹信息帧发生丢失；如果在达到上述第一阈值之前接收到踪迹信息的帧头，则进一步判断如果连续接收到的帧头间隔为第二阈值的帧头数量达到第三阈值时，则判定踪迹信息帧未丢失，如果连续接收到帧头间隔小于上述第二阈值的帧头数量达到第三阈值，则判定踪迹信息帧发生丢失。本发明所述的方法中，所述第一阈值为3×16，或3×64，或5×16，或5×64，所述第二阈值为16或64；所述第三阈值为3或5。一种踪迹信息处理装置，其特征在于包括期望页、接收页、踪迹信息匹配判断单元和踪迹信息稳定判断单元，其中，所述期望页，用于保存踪迹信息的期望值；所述接收页，用于根据所述踪迹信息稳定判断单元的触发，保存接收到的踪迹信息；所述踪迹信息匹配判断单元，用于判断所述期望页所保存的踪迹信息的期望值，与所述接收页所保存的踪迹信息是否匹配，并在判断结果为不匹配时，产生踪迹标识符不匹配告警；所述踪迹信息稳定判断单元，用于判断当前接收到的复帧的踪迹信息与接收页中所保存的踪迹信息是否一致，如果连续接收到上述判断结果为不一致的复帧的个数达到预先设定的阈值，则产生踪迹标识符不稳定告警，并触发接收页。本发明所述的装置中，所述踪迹信息稳定判断单元进一步用于在踪迹标识符不稳定的告警过程中，如果连续接收到所述判断结果为一致的复帧的个数达到所述阈值，则消除踪迹标识符不稳定告警；所述踪迹信息匹配判断单元进一步用于在踪迹标识符不匹配的告警过程中，如果判断接收页所保存的踪迹信息与期望页保存的期望值匹配，则消除踪迹标识符不匹配告警。本发明所述的装置中，所述接收页或期望页为64字节的随机存取存储器。本发明所述的装置中，所述踪迹信息稳定判断单元进一步包括稳定比较电路和稳定计数电路，其中，所述稳定比较电路，用于将当前接收到的复帧的踪迹信息字节，依次与所述接收页中所保存的对应于该踪迹信息字节的字节比较，如果完全一致，则判定复帧稳定，否则，判定不稳定；所述稳定计数电路，用于根据所述稳定比较电路的判断结果，对连续稳定或不稳定的复帧的个数进行计数，如果计数达到预先设定的阈值，则判定踪迹信息稳定或不稳定。本发明所述的装置中，进一步包括用于判断踪迹信息帧是否发生丢失的踪迹信息帧丢失判断单元；所述接收页进一步用于根据所述踪迹信息帧丢失判断单元的判断结果，在踪迹信息帧未发生丢失时，按照踪迹信息帧结构顺序保存踪迹信息；在踪迹信息帧结构发生丢失时，按照踪迹信息的接收顺序保存踪迹信息。本发明所述的装置中，所述踪迹信息帧丢失判断单元进一步包括复帧计数电路、无帧头帧计数电路和帧丢失判决电路，其中，所述复帧计数电路，用于对接收到的踪迹信息进行计数，在踪迹信息为踪迹信息帧的帧头时进行复位操作，以及在计数到预先设定的第二阈值时，进行复位操作并重新开始计数；所述无帧头帧计数电路，用于对接收到的踪迹信息进行计数，在踪迹信息为踪迹信息帧的帧头时进行复位操作，以及在计数到预先设定的第一阈值时，停止计数并保持当前计数值；所述帧丢失判决电路，用于在无帧头帧计数电路计数值达到第一阈值时，判断踪迹信息帧发生丢失，以及在无帧头帧计数电路计数值没有达到第一阈值时判断如果复帧计数电路的计数值连续达到预先设定的第二阈值的次数达到预先设定的第三阈值，则判断踪迹信息帧未发生丢失；如果复帧计数电路的计数值连续达不到第二阈值的次数达到第三阈值，则判断踪迹信息帧发生丢失。从以上所述可以看出，本发明提供的踪迹信息处理方法根据踪迹信息帧丢失LOF的判断结果，在踪迹信息帧结构不正常时将踪迹信息按照接收顺序存入接收页，在踪迹信息帧结构正常时按照帧结构顺序存入接收页，保证了无论帧结构是否正常，都可以对踪迹信息码流进行正确处理。并且，本发明只有在踪迹信息不稳定时才保存接收到的踪迹信息，从而将现有技术的捕捉页与接受页合并，节省1/3的RAM，减少电路规模和功耗，降低了芯片成本。图1为本发明实施例所述的J1处理状态机；图2为本发明实施例所述踪迹信息J1处理装置的结构框图；图3为本发明实施例所述的J1处理装置的电路结构图；图4为本发明实施例所述的J1码流帧丢失判决电路结构图；图5为本发明实施例所述的J1码流稳定比较判决电路结构图；图6为本发明实施例所述的J1码流匹配比较判决电路结构图。具体实施例方式本发明提供了一种同步数字传输系统中踪迹信息的处理装置和方法，为了减少踪迹信息处理所需的RAM，本发明将现有技术处理方法中所使用的捕捉页和接受页合并成一个接收页。以下以踪迹信息字节J1为例对本发明踪迹信息的处理方法进行说明，对于踪迹信息字节J0、J2的处理同样适用。本发明提供了一个状态机，为处理踪迹信息划分了三个状态，分别是norm、unstable和mismatch状态。其中，norm状态表示踪迹信息，即J1码流是稳定的并且与期望值匹配，unstable状态表示J1码流是不稳定的，mismatch状态表示J1码流是稳定的但与期望值不匹配。当状态机处于unstable状态时，本发明所述方法将产生TIU告警，当状态机处于mismatch状态时，将产生TIM告警，而在norm状态时，不产生上述任何告警。同时，本发明还提供了一个接收页，用于当状态机处于unstable状态时保存接收到的J1码流，以及一个期望页，用于保存J1码流的期望值。本发明所述踪迹信息处理方法通过判断J1码流是否稳定以及接收页是否与期望页匹配来进行状态机状态的转换。如图1所示，状态机的初始状态是unstable状态，复位后进入unstable状态。当处于unstable状态时，本发明所述方法产生TIU告警，并将接收到的J1码流保存在接收页中。此时，如果当前接收到J1码流是稳定的，并且接收页中的J1码流与期望页中所保存的J1码流的期望值匹配，则状态机由unstable状态进入norm状态，如果不匹配，则进入mismatch状态。当状态机处于mismatch状态时，本发明所述方法产生TIM告警，此时，如果接收页中保存的J1码流和期望页中所保存的J1码流一致，则进入norm状态；如果当前接收到J1码流是不稳定的，则进入unstable状态。当处于norm状态时，本发明所述方法停止TIU以及TIM告警。此时，如果接收页中的J1码流和期望页中所保存的J1码流不一致，则状态机进入mismatch状态；如果当前接收到J1码流是不稳定的，则进入unstable状态。这里，J1码流稳定的判断是，如果当前接收到的复帧的J1码流与当前接收页中所保存的J1码流一致，并且连续接收到的一定数量的上述复帧，则判定J1码流稳定；如果当前接收到的复帧的J1码流与当前接收页中所保存的J1码流不一致，并且连续接收到一定数量的上述复帧，则判定接收到的踪迹信息不稳定。这里，由于J1码流稳定时所捕捉到的踪迹信息和可接受的踪迹信息是一致的，所以本发明只在J1码流不稳定，即在unstable状态时才更新接收页，将接收到的踪迹信息保存在接收页中，而在norm和mismatch时不作更新，这样本发明就将捕捉页和接收页合并成了一个接收页，从而相对于现有技术减少1/3的RAM。以上说明了本发明所述方法是如何处理踪迹信息的，并且，为了正确的在接收页中保存J1码流，本发明中还进一步增加了对踪迹信息帧丢失，即J1码流帧丢失(LOF)的判断，从而用以判断踪迹信息帧结构是否正常。由于踪迹信息帧的长度为16字节或64字节，其中每个字节都是来自于复帧中的踪迹信息，因此，本发明中踪迹信息帧丢失的判断可以通过如下方法进行判断如果在连续接收到的踪迹信息字节达到第一阈值的过程中，没有收到踪迹信息帧的帧头，则判定踪迹信息帧发生丢失；如果在达到上述第一阈值之前接收到踪迹信息的帧头，则进一步判断如果连续接收到的帧头间隔为第二阈值的帧头数量达到第三阈值时，则判定踪迹信息帧未丢失，如果连续接收到间隔小于上述第二阈值的帧头数量达到第三阈值，则判定踪迹信息帧发生丢失。这里，上述的第一阈值、第二数量和第三阈值都是预先设定的，实际应用中，正常的帧头间隔为16或64字节，因此第二阈值通常取16或64；通常认为如果连续3或5个复帧中都没接收到帧头，则判定帧丢失，因此第一阈值通常取3×16、3×64、5×16或5×64，第三阈值取3或5。这样，本发明进一步根据踪迹信息帧丢失LOF的判断结果，在踪迹信息帧丢失，即踪迹信息帧结构不正常时，将踪迹信息按照接收顺序存入接收页，在踪迹信息帧未丢失，即踪迹信息帧结构正常时，按照帧结构顺序存入接收页。这样，通过判断LOF，无论帧结构是否正常，本发明都可以对踪迹信息码流进行正确处理。因此，本发明通过LOF，实现了踪迹信息的正确保存。同时，本发明还通过将现有技术的捕捉页与接受页合并，从而节省1/3的RAM，减少电路规模和功耗，降低了芯片成本。基于上述的踪迹信息的处理方法，本发明还提供了一种踪迹信息处理装置，如图2所示为该踪迹信息处理装置20的结构框图，具体包括期望页300、踪迹信息帧丢失判断单元400、接收页500、踪迹信息匹配判断单元600和踪迹信息稳定判断单元700，其中，所述期望页300，用于保存踪迹信息的期望值，例如可以通过外部CPU将踪迹信息的期望值写入并保存在该单元。所述踪迹信息帧丢失判断单元400，用于接收踪迹信息，并判断接收到踪迹信息帧的结构是否正常。所述接收页500，用于根据所述踪迹信息稳定判断单元700的触发，保存接收到的踪迹信息。这里，接收页500还可以进一步根据所述踪迹信息帧丢失判断单元400的判断结果，在踪迹信息帧结构正常时，按照踪迹信息帧结构顺序保存踪迹信息；在踪迹信息帧结构不正常时，按照踪迹信息的接收顺序保存踪迹信息。所述踪迹信息匹配判断单元600，用于判断所述期望页300所保存的踪迹信息的期望值，与所述接收页500所保存的踪迹信息是否匹配，并在判断结果为不匹配时，产生踪迹标识符不匹配告警，以及在踪迹标识符不匹配的告警过程中，如果所述接收页500所保存的踪迹信息与所述期望页300保存的期望值匹配，则停止踪迹标识符不匹配告警。所述踪迹信息稳定判断单元700，用于接收踪迹信息，判断当前接收到的踪迹信息是否稳定，并在判断结果为不稳定时，产生踪迹标识符不稳定告警，并触发接收页500；以及在踪迹标识符不稳定的告警过程中，如果接收到稳定的踪迹信息，则停止踪迹标识符不稳定告警。这里，判断当前接收到的踪迹信息是否稳定，是在当前接收到的复帧的踪迹信息与当前所保存的接收到的踪迹信息一致，并且连续接收到的上述复帧个数达到预先设定的数量时，则判定接收到的踪迹信息稳定；在当前接收到的复帧的踪迹信息与当前所保存的接收到的踪迹信息不一致，并且连续接收到的上述复帧个数达到预先设定的数量时，则判定接收到的踪迹信息不稳定。这里，所述期望页300、接收页500都是64字节的RAM。请参照图3，为本发明实施例所述踪迹信息处理装置20用于处理J1码流的电路实现图，包括图2中示出的单元300至700，其中将一个单口RAM的两部分存储空间分别作为期望页300和接收页500。除了图2中示出的各单元外，该电路图中还包括一些必要的逻辑运算单元，例如RAM地址产生及控制逻辑单元，以及G、H和I等逻辑运算单元。其中，单元400、600以及700的具体电路请参照图4至图6。图3所示电路的外部输入信号包括帧数据流、J1标志信号、CPU写入数据、CPU写地址、CPU读地址和RAM时钟等信号，输出信号包括码流帧丢失信号，码流稳定信号、码流匹配信号，以及用于提供给外部CPU接口读出数据用的接收页读出数据1、期望页读出数据1等信号。对于外部输入信号，帧数据流中包含的踪迹信息J1字节就是本发明所要处理的数据。J1标志信号为高表示当前时刻帧数据流中的信号为J1字节，从而可以获取踪迹信息J1。而CPU写入数据是外部CPU对J1字节期望码流的配置值，也就是要写入RAM中期望页的数据。CPU写地址则是写RAM期望页的地址、CPU读地址是读RAM接收页\期望页的地址。RAM时钟信号为J1字节对应的虚容器(VC，VirtualContainer)的数据频率。外部输出信号中，码流帧丢失为高电平表明最近输入的J1码流帧结构不正常，为低电平表明帧结构正常；码流稳定信号为高电平表明最近输入的J1码流保持3帧或5帧不变，为低电平表明发生过变化；码流匹配信号为高电平表示接收页中的J1码流与期望页中的J1码流一致，为低电平则不一致。接收页读出数据1\期望页读出数据1即为外部CPU读出的接收\期望页中J1码流的内容。图3中的RAM地址产生及控制逻辑电路为读写单口RAM提供合适的地址，例如，通过提供接收页读\写地址2，将将接收页中数据读出，以便与新来的J1字节进行比较，判断J1码流的稳定性，或者将新来的J1字节接收并存储在接收页中；通过提供期望页读地址2，将期望页中数据读出，以便与期望页中存储的J1码流进行比较，判断J1码流的匹配性。该电路单元还提供其它控制逻辑信号，例如用于控制当前RAM是进行写操作还是读操作的RAM写使能，选择当前RAM操作地址的地址选择信号，用于在CPU写入数据与帧数据流中选择当前写入RAM的数据内容的写数据选择信号，用于判定当前RAM读出的数据类型的读出数据选择信号，以及用于控制是否进行J1码流稳定比较判决和J1码流匹配比较判决的高电平有效的复帧标志信号。这里，当接收页读\写地址1达到最大值时，复帧标志信号为高电平，否则为低电平。图3中的J1码流帧头判决电路完成J1帧头判定功能。当J1标志信号为高电平时，帧头判决电路对当前的帧数据流中的J1字节进行判断，如果是帧头，输出帧头标志信号为高电平，否则为低电平。如图3所示，RAM地址产生及控制逻辑电路接收到J1标志信号、CPU写地址、CPU读地址、码流帧丢失信号和码流帧稳定信号，通过逻辑运算将CPU写地址和CPU读地址转换成RAM的真正读、写地址，以及生成并输出期望页读地址1、期望页读地址2、期望页写地址、接收页读地址1、接收页读\写地址2，复帧标志信号、读出数据选择信号、地址选择信号、RAM写使能和写数据选择信号。由于单口RAM只有一个地址端口，读写操作不能同时进行，也就是在一个时钟周期内只能进行读操作或者写操作。因此，通过RAM写使能信号控制当前单口RAM是进行读操作还是写操作，同时，逻辑运输单元H通过地址选择信号从上述读、写地址信号中选择一路作为当前的RAM读写地址信号。单口RAM的输出RAM读写数据给逻辑运算单元I，逻辑运算单元I在读出数据选择信号的控制下，将通过接收页读出数据1或期望页读出数据1将接收页或期望页中的数据输出到外部的CPU接口电路，以及通过接收页读出数据2将接收页中的数据输出至J1码流稳定比较判决电路700和J1码流匹配比较判决电路600，通过期望页读出数据2将期望页中的数据输出至J1码流匹配比较判决电路600。逻辑运算单元G接收帧数据流和外部的CPU接口电路输入的CPU写入数据，在写数据选择信号的控制下选择其中一路信号作为RAM写数据写入单口RAM的接收页或期望页中。以下参照图4至图6简要说明码流帧丢失以及码流帧稳定、匹配比较判决电路的实现。图4中J1码流帧丢失判决电路400完成J1码流帧丢失判定功能。它包括复帧计数电路400a、无帧头帧计数电路400b，以及帧丢失判决电路400c。当J1标志信号为高电平，即当前帧数据流中输入的是踪迹信息J1时，复帧计数电路400a和无帧头帧计数电路400b进行计数操作。如果帧头标志信号为高电平，即当前帧数据流中输入的是踪迹信息帧的帧头，此时，复帧计数电路400a和无帧头帧计数电路400b都进行复位操作。无帧头帧计数电路400b计数到第一阈值时，将停止计数并保持当前计数值。复帧计数电路400a在计数到第二阈值时，将进行复位操作并重新开始计数。帧丢失判决电路400c根据复帧计数电路400a和无帧头帧计数电路400b的输入来判断是否发生帧丢失。如果无帧头帧计数电路400b的计数值达到第一阈值，则输出码流帧丢失为高电平，表明码流帧发生帧丢失，否则根据复帧计数电路400a的计数值来判断码流帧丢失如果帧头标志信号为高，并且复帧计数电路400a的计数值达到第二阈值，则表明当前码流帧结构正常，此时，帧丢失判决电路400c的对这种结构正常的连续的码流帧的个数，即复帧计数电路的计数值连续达到第二阈值的次数，进行计数操作，如果帧丢失判决电路400c的计数值达到第三阈值，则输出码流帧丢失为低电平，表明未发生码流帧丢失；如果帧头标志信号为高，并且复帧计数电路400a的计数值达不到第二阈值，则表明当前码流帧结构不正常，此时，帧丢失判决电路400c的内部计数器对这种结构不正常的连续的码流帧的个数，即复帧计数电路的计数值连续达不到第二阈值的次数，进行计数操作，如果计数器的值达到第三阈值，则输出码流帧丢失为高电平，表明发生码流帧丢失。这里，上述的第一阈值、第二数量和第三阈值都是预先设定的，实际应用中，正常的帧头间隔为16或64字节，因此第二阈值通常取16或64；通常认为如果连续3或5个复帧中都没接收到帧头，则判定帧丢失，因此第一阈值通常取3×16、3×64、5×16或5×64，第三阈值取3或5。图5中的J1码流稳定比较判决电路700完成J1码流稳定比较判定功能。该判决电路700具体包括稳定比较电路700a和稳定计数电路700b。当J1标志信号为高电平时，稳定比较电路700a将当前的帧数据流中连续接收到的J1字节，依次与对应于该J1字节的从RAM中接收页读出的接收页读出数据2，进行对比。当接收页读\写地址2为0时，表示从复帧的第一个字节开始对比，如果两个字节不同，则复帧稳定信号为低电平，两个字节相同，则复帧稳定信号为高电平。当接收页读\写地址2不为0时，如果两个字节不同，则复帧稳定信号为低电平，两个字节相同，则复帧稳定信号保持不变。当接收页读\写地址2为最大值时，整个复帧比较完毕，此时，如果复帧稳定信号为高电平，表明整个复帧中的踪迹信息字节都稳定，否则表明至少有一个踪迹信息字节不稳定。当J1标志信号为高电平时，且复帧标志信号为高电平时，也就是接收页读\写地址2为最大值时，稳定计数电路700b根据接收到的复帧稳定信号对连续的踪迹信息字节稳定或不稳定的复帧个数进行计数，当计数器的计数值达到第三阈值时，输出的码流稳定信号为高电平或低电平，表明当前数据流中J1字节码流是稳定或者不稳定的。图6的J1码流匹配比较判决电路600完成帧结构中的J1码流与CPU配置的J1码流一致性比较判定操作。该电路具体包括匹配比较电路600a和匹配判决电路600b。当J1标志信号为高电平时，匹配比较电路600a对RAM中读出的期望页读出数据2与接收页读出数据2进行对比，当接收页读\写地址2为0时，表示从复帧的第一个字节开始对比，如果两个字节不同，则复帧匹配信号为低电平，两个字节相同，则复帧匹配信号为高电平。当接收页读\写地址2不为0时，如果两个字节不同，则复帧匹配信号为低电平，两个字节相同，则复帧匹配信号保持不变。当接收页读\写地址2为最大值时，即当J1标志信号为高电平，且复帧标志信号为高电平时，此时，匹配判断电路进行判断，如果复帧匹配信号为高电平，表明整个复帧中的踪迹信息字节都匹配，输出的码流匹配信号为高电平，否则表明至少有一个字节不匹配，输出的码流匹配信号为低电平。综上所述，本发明只使用了现有技术中2/3的RAM就完成了踪迹信息字节的检测，从而大大降低了踪迹信息处理所需的ram，减小了电路规模，同时也降低系统功耗和芯片成本。并且，本发明还通过判断LOF，实现了在踪迹信息帧结构不正常的情况下对踪迹信息进行正确的保存。本发明所述的踪迹信息的处理装置和方法，并不仅仅限于说明书和实施方式中所列运用，它完全可以被适用于各种适合本发明之领域，对于熟悉本领域的人员而言可容易地实现另外的优点和进行修改，因此在不背离权利要求及等同范围所限定的一般概念的精神和范围的情况下，本发明并不限于特定的细节、代表性的设备和这里示出与描述的图示示例。权利要求1.一种踪迹信息的处理方法，其特征在于，设置用于保存踪迹信息的期望值的期望页，以及用于保存接收到的踪迹信息的接收页；判断当前接收到的复帧的踪迹信息与接收页中所保存的踪迹信息是否一致，如果连续接收到上述判断结果为不一致的复帧的个数达到预先设定的阈值，则产生踪迹标识符不稳定告警，并将接收到的踪迹信息保存在接收页中；判断接收页中所保存的踪迹信息与期望页中所保存的踪迹信息的期望值是否一致，如果不一致，则产生踪迹标识符不匹配告警。2.如权利要求1所述的方法，其特征在于，在所述踪迹标识符不稳定的告警过程中，如果连续接收到所述判断结果为一致的复帧的个数达到所述的阈值，则消除踪迹标识符不稳定告警；在所述踪迹标识符不匹配的告警过程中，如果判断接收页中保存的踪迹信息与期望页中保存的踪迹信息的期望值一致，则消除踪迹标识符不匹配告警。3.如权利要求1所述的方法，其特征在于，所述阈值为3或5。4.如权利要求1所述的方法，其特征在于，所述接收页或期望页的容量为64字节。5.如权利要求1所述的方法，其特征在于进一步判断踪迹信息帧是否发生丢失；当踪迹信息帧未发生丢失时，所述将接收到的踪迹信息保存在接收页中是按照踪迹信息帧结构顺序保存踪迹信息；当踪迹信息帧发生丢失时，所述将接收到的踪迹信息保存在接收页中是按照踪迹信息的接收顺序保存踪迹信息。6.如权利要求5所述的方法，其特征在于，所述判断踪迹信息帧是否丢失，如果在连续接收到的踪迹信息字节达到第一阈值的过程中，没有收到踪迹信息帧的帧头，则判定踪迹信息帧发生丢失；如果在达到上述第一阈值之前接收到踪迹信息的帧头，则进一步判断如果连续接收到的帧头间隔为第二阈值的帧头数量达到第三阈值时，则判定踪迹信息帧未丢失，如果连续接收到帧头间隔小于上述第二阈值的帧头数量达到第三阈值，则判定踪迹信息帧发生丢失。7.如权利要求6所述的方法，其特征在于，所述第一阈值为3×16，或3×64，或5×16，或5×64，所述第二阈值为16或64；所述第三阈值为3或5。8.一种踪迹信息处理装置，其特征在于包括期望页、接收页、踪迹信息匹配判断单元和踪迹信息稳定判断单元，其中，所述期望页，用于保存踪迹信息的期望值；所述接收页，用于根据所述踪迹信息稳定判断单元的触发，保存接收到的踪迹信息；所述踪迹信息匹配判断单元，用于判断所述期望页所保存的踪迹信息的期望值，与所述接收页所保存的踪迹信息是否匹配，并在判断结果为不匹配时，产生踪迹标识符不匹配告警；所述踪迹信息稳定判断单元，用于判断当前接收到的复帧的踪迹信息与接收页中所保存的踪迹信息是否一致，如果连续接收到上述判断结果为不一致的复帧的个数达到预先设定的阈值，则产生踪迹标识符不稳定告警，并触发接收页。9.如权利要求8所述的装置，其特征在于，所述踪迹信息稳定判断单元进一步用于在踪迹标识符不稳定的告警过程中，如果连续接收到所述判断结果为一致的复帧的个数达到所述阈值，则消除踪迹标识符不稳定告警；所述踪迹信息匹配判断单元进一步用于在踪迹标识符不匹配的告警过程中，如果判断接收页所保存的踪迹信息与期望页保存的期望值匹配，则消除踪迹标识符不匹配告警。10.如权利要求8所述的装置，其特征在于，所述接收页或期望页为64字节的随机存取存储器。11.如权利要求8所述的装置，其特征在于，所述踪迹信息稳定判断单元进一步包括稳定比较电路和稳定计数电路，其中，所述稳定比较电路，用于将当前接收到的复帧的踪迹信息字节，依次与所述接收页中所保存的对应于该踪迹信息字节的字节比较，如果完全一致，则判定复帧稳定，否则，判定不稳定；所述稳定计数电路，用于根据所述稳定比较电路的判断结果，对连续稳定或不稳定的复帧的个数进行计数，如果计数达到预先设定的阈值，则判定踪迹信息稳定或不稳定。12.如权利要求8所述的装置，其特征在于进一步包括用于判断踪迹信息帧是否发生丢失的踪迹信息帧丢失判断单元；所述接收页进一步用于根据所述踪迹信息帧丢失判断单元的判断结果，在踪迹信息帧未发生丢失时，按照踪迹信息帧结构顺序保存踪迹信息；在踪迹信息帧结构发生丢失时，按照踪迹信息的接收顺序保存踪迹信息。13.如权利要求12所述的装置，其特征在于，所述踪迹信息帧丢失判断单元进一步包括复帧计数电路、无帧头帧计数电路和帧丢失判决电路，其中，所述复帧计数电路，用于对接收到的踪迹信息进行计数，在踪迹信息为踪迹信息帧的帧头时进行复位操作，以及在计数到预先设定的第二阈值时，进行复位操作并重新开始计数；所述无帧头帧计数电路，用于对接收到的踪迹信息进行计数，在踪迹信息为踪迹信息帧的帧头时进行复位操作，以及在计数到预先设定的第一阈值时，停止计数并保持当前计数值；所述帧丢失判决电路，用于在无帧头帧计数电路计数值达到第一阈值时，判断踪迹信息帧发生丢失，以及在无帧头帧计数电路计数值没有达到第一阈值时判断如果复帧计数电路的计数值连续达到预先设定的第二阈值的次数达到预先设定的第三阈值，则判断踪迹信息帧未发生丢失；如果复帧计数电路的计数值连续达不到第二阈值的次数达到第三阈值，则判断踪迹信息帧发生丢失。全文摘要本发明提供了一种同步数字传输系统中踪迹信息的处理装置和方法，该方法设置用于保存踪迹信息的期望值的期望页，以及用于保存接收到的踪迹信息的接收页；判断当前接收到的复帧的踪迹信息与接收页中所保存的踪迹信息是否一致，如果连续接收到上述判断结果为不一致的复帧的个数达到预先设定的阈值，则产生踪迹标识符不稳定告警，并将接收到的踪迹信息保存在接收页中；判断接收页中所保存的踪迹信息与期望页中所保存的踪迹信息的期望值是否一致，如果不一致，则产生踪迹标识符不匹配告警。本发明所述的踪迹信息的处理装置和方法，减少了踪迹信息处理所需的RAM。文档编号H04L7/00GK101022318SQ200710091548公开日2007年8月22日申请日期2007年3月27日优先权日2007年3月27日发明者范艳芳,邓春松申请人:中兴通讯股份有限公司