专利名称：固体摄像元件的制作方法
技术领域：
本发明涉及具备水平CCD移位寄存器的固体摄像元件，尤其涉及提高信息电荷水平传输动作的特性的技术。
背景技术：
近年，组合了CCD图像传感器等的固体摄像元件的数码相机或摄像机等摄像装置被广泛应用。在CCD图像传感器中，例如有帧传输型或隔行传输型的结构。
图5是帧传输方式的CCD图像传感器2的结构图。CCD图像传感器2构成为包括摄像部2i、蓄积部2s、分配部2t、水平传输部2h和输出部2d。摄像部2i、蓄积部2s以及分配部2t分别由水平配置的多个垂直CCD移位寄存器构成。
摄像部2i的垂直CCD移位寄存器的各位分别构成摄像元件的受光像素。在曝光期间，在各受光像素蓄积的信息电荷通过帧传输动作从摄像部2i向蓄积部2s被高速地垂直传输。
另外，在以彩色图像的摄像为目的的CCD图像传感器中，与摄像部2i的被行列配置的受光像素相对应，配置由红(R)、绿(G)、蓝(B)等构成的滤色器阵列，例如形成R和G交替排列的行、B和R交替排列的行。
每当水平传输部2h将一行份的信息电荷向输出部2d水平传输结束后，蓄积部2s中保持的信息电荷被成行传输。CCD图像传感器2具有在蓄积部2s与水平传输部2h之间具备分配部2t的结构。分配部2t具有将从蓄积部2s输出的一行份的信息电荷分为奇数列的信息电荷组和偶数列的信息电荷组，并顺次向水平传输部2h传输的功能。
水平传输部2h由水平CCD移位寄存器构成，将从蓄积部2s通过分配部2t垂直传输来的信息电荷向输出部2d水平传输。
输出部2d在浮游扩散层区域(Floating DiffusionFD)中以1位为单位接受从水平传输部2h输出的信息电荷，变换为电压值，并作为图像信息进行输出。由于FD可通过减小其附带的电容来增大与信息电荷对应的电位变化，因此一般构成小尺寸。
构成水平传输部2h的水平CCD移位寄存器构成为包括包含与摄像部2i或蓄积部2s的各列对应配置的位组的主体部2m、从主体部2m的输出端延伸的延长部分即虚拟部2e。在此，主体部2m中的传输段的水平方向的尺寸与像素的水平间距相对应而较微细，相对于此，主体部2m中的水平CCD移位寄存器的沟道宽度设定得大，以便能确保处理用电荷量。另一方面，FD如上所述形成得小。因此，与沟道宽度方向的尺寸相关地，在主体部2m与FD之间产生间隙。因此，虚拟部2e具有使电荷传输沟道的宽度从主体部2m向输出部2d的FD逐渐变窄的结构，桥接具有间隙的主体部2m和FD之间，由此，实现信息电荷从主体部2m向FD的传输特性的改善。
另外，水平CCD移位寄存器具有埋入沟道结构，在该传输沟道区域(电荷传输区域)中，在形成于N型半导体基板内的作为P型扩散层的P阱(PW)上形成作为N型扩散层的N阱。
在水平CCD移位寄存器的传输沟道区域中，将能根据施加到传输电极的传输时钟而与相邻区域独立地控制沟道电位的一个单位的区域称为“要素区域”，则各要素区域中沿行方向排列设置相互之间沟道电位不同的存储区域以及势垒区域。具体而言，在传输沟道区域上，交替排列由第一层多晶硅(下面记作1poly)形成的传输电极(1poly电极)、和由第二层多晶硅(下面记作2poly)形成的传输电极(2poly电极)，分别包括一个1poly电极和一个2poly电极的一对传输电极与各要素区域对应。要素区域上的一对传输电极与一个传输时钟对应，构成一个传输段。在各传输段，在电荷传输的下游侧配置1poly电极，将其下的传输沟道区域作为具有比2poly电极下更深的沟道电位的存储区域。另一方面，将配置于比1poly电极靠近上游侧的2poly电极下的传输沟道区域构成为具有比存储区域浅的沟道电位的势垒区域，从而防止信息电荷从相同传输段的存储区域向上游的传输段的逆流。
存储区域和势垒区域的沟道电位差通过向1poly电极之间的传输通道区域的N阱注入P型杂质而形成。在CCD图像传感器2的制造工艺中，该势垒形成用的杂质注入通过在对层叠于基板上的1poly进行图案化而形成1poly电极之后，利用基板上形成的离子注入掩模来进行。该掩模例如是通过对涂敷于基板上的光致抗蚀层进行图案化而形成。
在现有的制造方法中，掩模的开口部分公共开设于主体部2m和虚拟部2e，利用该掩模，主体部2m和虚拟部2e各自的势垒区域通过公共的离子注入工序便可形成。具体而言，在掩模开口内，1poly电极阻止离子向N阱注入，因此向1poly电极的间隙的N阱选择性导入P型杂质，形成势垒区域。并且，在形成该势垒区域之后，形成2poly电极。
另外，水平传输部2h可构成为在将分配读出的奇数列和偶数列各自的信息电荷按每数像素份相加合成的基础上进行水平传输，由此，可实现水平传输速度的降低。在此，利用图6说明将R所对应的信息电荷与G所对应的信息电荷交替排列的行的信息电荷，从蓄积部2s向水平传输部2h分配读出，并且由水平传输部2h进行水平方向的像素相加的驱动方法。
图6是表示水平CCD移位寄存器的主体部2m中的电位阱和其中蓄积的信息电荷的示意图。另外，在图6的上部表示了水平传输部2h的传输电极沿电荷传输沟道的配置，其下表示了各传输电极下的沟道电位以及信息电荷的蓄积状态按时刻t1～t4的顺序纵向排列。在传输电极中，1poly电极4-1、2poly电极4-2交替地配置，如上述那样邻接的一对1poly电极4-1、2poly电极4-2被施加公共的传输时钟。例如，当沿水平方向进行按每三个像素的信息电荷的相加合成时，传输电极构成为能以6相的传输时钟1～6驱动，将与各相对应的传输电极分别用标记HS1～HS6表示。在该图中，用实线5表示了沿着电荷传输沟道的沟道电位的深度的变化。该沟道电位将朝下方向表示为正向，实线向下凹陷的部分是电位阱，能蓄积由电子构成的信息电荷(用斜线表示)。另外，电位阱形成于1poly电极4-1下的存储区域，另外，在图中左向相当于水平传输方向。
在水平相加动作中，将R的信息电荷6读出到主体部2m的传输电极HS1、HS3、HS5下的电位阱(时刻t1)，并使HS3、HS5下的信息电荷6移动到HS1下，生成将三像素份的R的信息电荷6相加合成后的信息电荷8(时刻t2)。然后，将G的信息电荷10读出到传输电极HS2、HS4、HS6下的电位阱(时刻t3)，并使HS4、HS6下的信息电荷10移动到HS2下，生成将三像素份的G的信息电荷10相加合成后的信息电荷12。该G的信息电荷的相加可以在主体部2m上于传输电极HS1下保持着相加后的R的信息电荷8的状态下进行。在将G的信息电荷相加后，按照每隔主体部2m的两个电位阱交替地蓄积R的信息电荷8和G的信息电荷12的方式，来驱动水平CCD移位寄存器(时刻t4)。然后，水平传输部2h对相加后的信息电荷8、12进行水平传输，经由虚拟部2e输出到输出部2d。
这样，通过进行针对多个像素的信息电荷的混合，增强图像信号的强度，从而即使在对暗的被摄物体进行摄像时也能获得足够电平的图像信号而不会变得曝光不足。进而，降低水平传输的像素数量，可实现高速的水平传输。
专利文献1特开2006-073988号公报上述的水平方向的像素相加是在将相加合成后的R的信息电荷8保持于水平CCD移位寄存器的状态下，在主体部2m上进行对G的信息电荷的相加合成。此时，因传输电极之间的耦合电容的影响，在相邻的电位阱中蓄积的相互不同颜色所对应的信息电荷之间会发生混合。另外，同样的不同颜色所对应的信息电荷之间的混合，还会因向输出部2d的高速的水平传输动作的传输效率降低而产生。在基于从CCD图像传感器2输出的图像信号的彩色图像中，这样的信息电荷的混合被观察为混色，存在成为导致图像质量(颜色再现性)降低的原因的问题。
图7是用于说明主体部2m中的信息电荷的相加合成动作中的混色的发生的示意图，以与图6同样的形式表示。图7中表示了将偶数列的G的信息电荷10读出到主体部2m的时刻t3、以及在将该读出的G的信息电荷10-1～10-3进行相加的过程中的某一时刻tm的各传输电极HS1～HS6下的沟道电位以及信息电荷的蓄积状态。在时刻t3，R的相加合成后的信息电荷8蓄积于HS1下的电位阱14，G的信息电荷10-1～10-3分别蓄积于HS2、HS4、HS6下的电位阱16-1～16-3。如上所述，电位阱形成在存储区域，相邻的电位阱通过势垒区域形成的位垒18分离。在此，将各传输电极的存储区域和势垒区域的沟道电位差表示为势垒电位差B。从该状态开始，按顺序将信息电荷10-2、10-3沿水平传输方向传输，移动到HS2下的电位阱，相加合成到信息电荷10-1上。图7所示的时刻tm的状态表示了通过使施加到HS4、HS6的传输时钟从接通电压变化为断开电压，从而使HS4、HS6下的沟道电位变浅，将信息电荷10-2、10-3移动到HS3、HS5下的电位阱中。信息电荷10-2、10-3按照从HS4、HS6下的存储区域朝向HS3、HS5下的电位阱的电位梯度移动。在此，将施加了断开电压的传输电极下的存储区域与施加了接通电压的传输电极下的势垒区域的沟道电位差表示为势垒电位差Δ。
在该时刻tm的信息电荷10-2、10-3的移动动作中，因传输电极之间的耦合电容，会产生如下现象根据HS6下的沟道电位的变化，HS1下蓄积R的信息电荷8的电位阱14变浅，溢出到与该电位阱14所保持的R的信息电荷8相邻的电位阱16-1。尤其是，由于电位阱14中蓄积的信息电荷8通过相加合成而数量增多，因此受到电位阱变浅的影响，容易溢出。这样，在主体部2m中的相加合成动作中，会发生混色。
图8是用于说明高速水平传输动作中的混色的发生的示意图，由与图6同样的形式表示。例如，与图6的时刻t4所示的状态、即每隔主体部2m的两个电位阱交替地蓄积R的信息电荷8和G的信息电荷12的状态相对应，可通过三相驱动来进行高速水平传输动作。图8表示了在三相驱动的水平CCD移位寄存器中，信息电荷移动前后的定时下的各传输电极HS1～HS6下的沟道电位以及信息电荷的蓄积状态。时刻tH1的状态是，1、2、4、5为接通电压的状态，3、6为断开电压的状态，G的信息电荷12蓄积于HS2下的电位阱20，R的信息电荷8蓄积于HS5下的电位阱22。时刻tH2的状态是从时刻tH1的状态2、5变为断开电压的状态，到此为止作为电位阱的状态的HS2、HS5下的存储区域的沟道的电位变浅。由此，形成从HS2下的存储区域朝向形成于HS1下的电位阱24的沟道电位的梯度，信息电荷12从HS2下的存储区域向电位阱24移动。另外，形成从HS5下的存储区域朝向形成于HS4下的电位阱26的沟道电位的梯度，信息电荷8从HS5下的存储区域向电位阱26移动。在此，当传输时钟为高频时，例如，在信息电荷12完全移动到HS1下之前，发生传输时钟的接通/断开的切换，在信息电荷12的一部分残留于HS2的存储区域的状态下，该区域再次成为电位阱的状态。该残留的信息电荷与传输到该区域的后续的信息电荷8混合，会发生混色。
在此，传输效率在主体部2m和虚拟部2e中不同。例如，作为一个主要因素举出虚拟部2e可使传输电极对的排列间距LP比主体部2m大。该LP的扩大在虚拟部2e中，如上所述，对应于构成为电荷传输沟道的宽度W比主体部2m窄的结构。即，虚拟部2e的各传输电极下的传输沟道区域，根据其宽度W的缩小量，为了确保蓄积电荷量而将存储区域的水平方向的尺寸LS比主体部2m设定得大。其结果，在虚拟部2e中LP增大，信息电荷的传输长度与主体部2m相比变长，因此传输效率比主体部2m低。
主体部2m中的信息电荷的相加合成动作中的混色通过势垒电位差B的增加而得到抑制。另一方面，高速水平传输动作中的混色通过增大电位差Δ而使边缘电场(fringe Field)增加而得到抑制。但是，由于B与Δ的和根据传输时钟的振幅确定，因此在从低耗电等的方面出发而要求减小传输时钟的振幅的状况下，B与Δ成为折衷的关系，无法同时使两者增大。因此，存在难以实现高速中的水平传输的同时确保抑制了混色的良好的画质的问题。
发明内容
本发明为解决上述问题而实现，目的在于提供一种实现高速的水平传输且得到抑制了混色的良好的画质的固体摄像元件。
本发明的固体摄像元件包括多个垂直CCD移位寄存器，沿行方向排列，将根据入射光而生成的信息电荷沿列方向传输；水平CCD移位寄存器，由沿行方向排列的多个要素区域形成电荷传输区域，相邻的所述要素区域彼此可通过传输时钟而相互独立地控制沟道电位，将从所述垂直CCD移位寄存器输出的所述信息电荷沿行方向传输；和输出部，将从所述水平CCD移位寄存器输出的所述信息电荷变换为电压信号，所述各要素区域具有存储区域，位于电荷传输的下游侧；和势垒区域，位于电荷传输的上游侧，沟道电位比所述存储区域浅，所述水平CCD移位寄存器具有主体部，包括与所述多个垂直CCD移位寄存器的输出端连接的位组；和延长部，将从所述主体部输出的所述信息电荷传输到所述输出部，所述势垒区域的沟道电位在所述主体部和所述延长部不同。
在本发明涉及的其他固体摄像元件中，构成为所述水平CCD移位寄存器的所述主体部和所述延长部相互由公共的所述传输时钟驱动。
在本发明涉及的另一个固体摄像元件中，所述要素区域在所述主体部以与所述垂直CCD移位寄存器的行方向的间隔相对应的间距沿行方向排列，在所述延长部以比所述主体部大的间距沿行方向排列。
在上述结构的固体摄像元件中，优选所述主体部中的所述存储区域和所述势垒区域的沟道电位差设定得比所述延长部中的该沟道电位差大。
另外，在上述结构的固体摄像元件中，所述水平CCD移位寄存器具有埋入沟道结构，该结构在所述主体部和所述延长部中公共形成表面层和基板层，所述表面层包括位于所述电荷传输区域的半导体基板表面的第一导电型杂质，所述基板层包括位于所述表面层下的第二导电型杂质，在所述势垒区域的所述表面层还被导入由第二导电型杂质构成的势垒杂质的结构中，可通过将所述主体部中的所述势垒杂质的浓度设定得比所述延长部中的该浓度高来构成。
(发明效果)根据本发明，水平CCD移位寄存器的主体部的传输电极下的存储区域与势垒区域的杂质浓度差、和延长部的传输电极下的存储区域和势垒区域的杂质浓度差被设定为相互不同的值。通过该固体摄像元件的结构，在主体部中可确保势垒电位差B，在延长部中可确保边缘电场。其结果，在进行水平CCD移位寄存器中的信息电荷的相加合成动作时，防止相加合成的对象之外的信息电荷混入到信息电荷中，从而实现水平分辨率的提高，另外，在搭载了滤色器的固体摄像元件中，可实现由抑制混色带来的画质的提高。另一方面，延长部中的传输效率的降低被抑制，传输残留的信息电荷混入到后续的信息电荷中的情况被抑制，因此可实现高速的水平传输动作，且可实现水平分辨率的提高或抑制混色所带来的画质提高。
图1是本发明的实施方式涉及的帧传输方式的CCD图像传感器的示意结构图；图2是说明本发明实施方式的水平CCD移位寄存器的势垒区域的形成工序的示意的元件俯视图；图3是说明本发明的实施方式的水平传输部中的水平方向三个像素的信息电荷的相加动作的情况的示意图；图4是说明本发明的实施方式中的水平传输部中的高速水平传输动作的情况的示意图；图5是现有技术的说明中使用的帧传输方式的CCD图像传感器的结构图；图6是表示进行水平方向的相加合成动作时的水平CCD移位寄存器的主体部中的电位阱和其中蓄积的信息电荷的示意图；图7是用于说明主体部中的信息电荷的相加合成动作中的混色的发生的示意图；图8是用于说明高速水平传输动作中的混色的发生的示意图。
图中8、10、12-信息电荷；40-CCD图像传感器；40i-摄像部；40s-蓄积部；40t-分配部；40h-水平传输部；40m-主体部；40e-虚拟部；40d-输出部；50、52、54、60、62、64、66-电位阱。
具体实施例方式
下面，参照附图，对本发明的实施的方式(下面称为实施方式)进行说明。
图1是实施方式涉及的帧传输方式的CCD图像传感器40的示意结构图。CCD图像传感器40构成为包括摄像部40i、蓄积部40s、分配部40t、水平传输部40h和输出部40d。摄像部40i、蓄积部40s以及分配部40t分别由多个垂直CCD移位寄存器构成，该垂直CCD移位寄存器构成为包括沿垂直方向延伸并相互平行配置的多个电荷传输沟道区域、和沿水平方向延伸并相互平行配置的多个传输电极。该垂直CCD移位寄存器的各位包括相邻配置的多个传输电极，通过施加到这些传输电极的电压，一个一个地形成蓄积信息电荷的电位阱。
摄像部40i的垂直CCD移位寄存器的各位分别构成摄像元件的受光像素，在曝光期间接受来自被摄物体的光，生成与受光量对应的信息电荷，并蓄积到电位阱中。若曝光期间结束，则信息电荷通过帧传输动作从摄像部40i向蓄积部40s被高速地垂直传输。
CCD图像传感器40以彩色图像的摄像为目的，与摄像部40i的被行列配置的受光像素相对应，例如，配置Bayer(ベイヤ一)排列的滤色器阵列。由此，在摄像部40i中，形成R和G交替排列的行、B和R交替排列的行。对各受光像素，通过其上配置的滤色器来入射光，蓄积与该滤色器的透过波长区域的光的强度相对应的信息电荷。
蓄积部40s的垂直CCD移位寄存器被遮光，以便能原样保持从摄像部40i传输来的信息电荷。每当水平传输部40h将一行份的信息电荷向输出部40d水平传输结束后，蓄积部40s进行成行传输动作，使信息电荷向水平传输部40h移动。
分配部40t设置在蓄积部40s与水平传输部40h之间。分配部40t例如在构成蓄积部40s的垂直CCD移位寄存器的输出端配置能与蓄积部40s独立地驱动的传输电极而构成。分配部40t例如能按奇数列和偶数列以不同的顺序排列传输电极，按照能将从蓄积部40s输出的一行份的信息电荷分为奇数列的信息电荷组和偶数列的信息电荷组，并向水平传输部40h传输的方式进行驱动。
水平传输部40h由水平CCD移位寄存器构成，将从蓄积部40s通过分配部40t垂直传输来的信息电荷向输出部40d水平传输。
输出部40d由构成电独立的电容的FD、以及取出该FD的电位变化的放大器构成，在FD中以1位为单位接受从水平传输部40h输出的信息电荷，变换为电压值，并作为时间序列的图像信息进行输出。FD为了减小附带的电容，例如与水平CCD移位寄存器的沟道宽度相比形成为小尺寸。
构成水平传输部40h的水平CCD移位寄存器构成为包括包含与摄像部40i或蓄积部40s的各列对应配置的位组的主体部40m、从主体部的输出端延伸的延长部分即虚拟部40e。虚拟部40e包括从具有比较大的沟道宽度的主体部40m向具有小尺寸的FD使电荷传输沟道的宽度依次变窄的一连串的传输段所构成的部分，能进行信息电荷的顺畅的传输。
另外，水平CCD移位寄存器具有埋入沟道结构，在该传输沟道区域中，在形成于N型半导体基板内的作为P型扩散层的P阱上形成作为N型扩散层的N阱。在传输沟道区域上，沿作为电荷传输方向的行方向排列传输电极，通过施加到传输电极的多相的传输时钟使沟道电位变化，由此传输信息电荷。
在水平CCD移位寄存器的传输沟道区域上，交替排列1poly电极和2poly电极，作为传输电极。另外，在传输沟道区域平行配置多条水平传输时钟信号线。由相邻的1poly电极和2poly电极构成的电极对按顺序与这些时钟信号线连接。主体部40m和虚拟部40e通过由这些时钟信号线供给的传输时钟而被公共驱动。该CCD图像传感器40为了能实现水平传输部40h中的三像素相加，构成为可6相驱动。与此对应地配置6条时钟信号线，沿水平方向排列的多个电极对以6对同步的方式与同一时钟信号线连接。在此，将与6相的传输时钟1～6对应的电极对分别表示为传输电极HS1～HS6。水平CCD移位寄存器的各传输段由一个电极对和作为其下的传输沟道区域的要素区域构成。在各传输段中，在电荷传输的下游侧配置1poly电极，其下的传输沟道区域构成存储区域，配置于比1poly电极靠近上游侧的2poly电极下的传输沟道区域构成势垒区域。
势垒区域通过向N阱进行离子注入硼等P型杂质而形成，被设定在比存储区域要浅势垒电位差B的沟道电位。在CCD图像传感器40的制造工艺中，该势垒形成用的杂质的离子注入，通过对各CCD移位寄存器的传输沟道区域导入N阱，进而对层叠于基板上的1poly进行图案化而形成1poly电极之后，利用基板上形成的离子注入掩模来进行。该掩模例如对涂敷于基板上的光致抗蚀层进行图案化而形成。另外，在形成该势垒区域之后，形成2poly电极、层间绝缘膜、金属布线、滤色器等，从而完成CCD图像传感器40。
图2是说明水平CCD移位寄存器的势垒区域的形成工序的示意的元件俯视图。用于形成势垒区域的离子注入工序由下面的工序A和工序B构成。例如，在进行了工序A之后，进行工序B。另外，还可将工序A、B的顺序调换。
在基板表面形成与主体部40m对应的区域(图2(a)的斜线区域)具有开口的光致抗蚀层图案，将其作为掩模，进行P型杂质的离子注入。
在基板表面形成与主体部40m和虚拟部40e对应的区域(图2(b)的斜线区域)具有开口的光致抗蚀层图案，将其作为掩模，进行P型杂质的离子注入。
另外，也可将上述工序A与下述工序C组合来进行。
在基板表面形成与虚拟部40e对应的区域(图2(c)的斜线区域)具有开口的光致抗蚀层图案，将其作为掩模，进行P型杂质的离子注入。
在工序A、B、C的各工序中，由于在掩模的开口内1poly电极阻止向N阱的离子注入，因此通过向1poly电极的间隙的N阱选择性导入P型杂质而形成势垒区域。
通过组合进行工序A和工序B，对主体部40m比虚拟部40e高浓度地离子注入P型杂质，从而可将主体部40m中的势垒电位差B(下面表示为BM)设定为比虚拟部40e中的势垒电位差B(下面表示为BE)更大的值。
另外，在组合进行工序A和工序C时，使工序A中的离子注入量比工序C中的离子注入量多，仍然按照使势垒电位差BM＞BE的方式构成主体部40m和虚拟部40e。
另外，势垒电位差BM和BE如上所述可根据离子注入量而设定，但也会根据注入的杂质的热扩散量等其他主要因素而改变。因此，通过调整离子注入量以外的主要因素，或考虑该主要因素来设定离子注入量，从而针对势垒电位差可实现使BM＞BE的关系。
图3是说明水平传输部40h中的水平方向三个像素的信息电荷的相加动作情况的示意图。在此，对R所对应的信息电荷与G所对应的信息电荷交替排列的行进行说明。图3是相当于针对现有技术表示的图7的图，表现的形式与图7基本上相同。即，图3表示了将偶数列的G的信息电荷10读出到主体部40m的时刻t3、以及在将该读出的G的信息电荷10-1～10-3进行相加的过程中的某一时刻tm的各传输电极HS1～HS6下的沟道电位以及信息电荷的蓄积状态。另外，图3不仅表示了主体部40m的情况，还表示了虚拟部40e的情况，在图中虚线右侧是主体部40m，左侧是虚拟部40e。另外，在虚拟部40e的HS1～HS4所对应的传输段，传输沟道宽度构成比主体部40m窄，对应于此，存储区域的沟道长度比其他传输段构成得大。
水平方向三像素的相加动作的概略情况与利用图6说明的内容相同。即，首先通过分配部40t将奇数列的R的信息电荷读出到主体部40m之后(图6的时刻t1)，将这些中按每三个像素进行相加(图6的时刻t2)，然后，将偶数列的G的信息电荷读出到主体部40m(图6的时刻t3)。图3所示的时刻t3的状态相当于该图6的时刻t3的状态。即，在时刻t3，R的相加合成后的信息电荷8蓄积于主体部40m的HS1下的电位阱50，G的信息电荷10-1～10-3分别蓄积于主体部40m的HS2、HS4、HS6下的电位阱52-1～52-3。
另外，如上所述，由于设定为BM＞BE，因此主体部40m中的电位阱50、52-1～52-3比虚拟部40e中的电位阱54深。另外，下一传输段的传输电极HS6下的势垒电位差设定为比BE大的值例如BM，以使作为主体部40m的最终传输段的传输电极HS1下的电位阱50具有对相加后的R的信息电荷8而言足够的蓄积能力。
图3所示的时刻tm的状态相当于图7的时刻tm的状态。在时刻tm，通过使施加到HS4、HS6的传输时钟从接通电压变化为断开电压，从而使HS4、HS6下的沟道电位变浅，形成从HS4、HS6下的存储区域朝向HS3、HS5下的电位阱的电位梯度。由此，在主体部40m中，信息电荷10-2、10-3移动到HS3、HS5下的电位阱中。
在该时刻tm的信息电荷10-2、10-3的移动动作中，因传输电极之间的耦合电容，会根据HS6下的沟道电位的变化，而HS1下蓄积R的相加合成后的信息电荷8的电位阱50变浅。但是，如上所述，通过将主体部40m的势垒电位差BM设定得较大，因此能将蓄积于电位阱50中的R的信息电荷8保持在该电位阱50中，而不会溢出到相邻的电位阱52-1。即，防止电位阱50的R的信息电荷与电位阱52-1的G的信息电荷的混合，抑制混色。
另外，在该水平方向的相加动作时，在虚拟部40c中，信息电荷未被执行相加动作。因此，即使将虚拟部40e的势垒电位差BE设定为比主体部40m的势垒电位差BM低的值，在该动作时也不会发生虚拟部40e中的混色。
图4是说明水平传输部40h中的高速水平传输动作的情况的示意图。图4是相当于针对现有技术表示的图8的图，表现的形式与图8基本上相同。该水平传输动作从图3的时刻tm后水平方向的相加动作已完成的状态开始。即，在高速水平传输动作开始时，与图6的时刻t4的状态相同，处于每隔主体部40m的两个电位阱交替地蓄积R的信息电荷8和G的信息电荷12的状态。
高速水平传输动作通过以传输时钟1和4为第一相、以2和5为第二相、以3和6为第三相的三相驱动进行。另外，传输时钟1～6的振幅可与水平方向的相加动作时相同。
图4表示了在三相驱动的水平CCD移位寄存器中，发生信息电荷的移动的前后的定时的各传输电极HS1～HS6下的沟道电位以及信息电荷的蓄积状态。另外，图4与图3同样，不仅表示了主体部40m的情况，还表示了虚拟部40e的情况，在图中虚线右侧是主体部40m，左侧是虚拟部40e。另外，虚拟部40e的HS1～HS4所对应的传输段的存储区域比其他传输段构成得大这方面也按照关于图3说明的内容。图4所示的时刻tH1的状态，是1、2、4、5为接通电压，3、6为断开电压的状态，G的信息电荷12蓄积于HS2下的电位阱60，R的信息电荷8蓄积于HS5下的电位阱62。时刻tH2的状态是从时刻tH1的状态下2、5变为断开电压的状态，到此为止作为电位阱的状态的HS2、HS5下的存储区域的沟道电位变浅。由此，形成从HS2下的存储区域朝向形成于HS1下的存储区域的电位阱64的沟道电位的梯度，信息电荷12从HS2下的存储区域向电位阱64移动。另外，形成从HS5下的存储区域朝向形成于HS4下的存储区域的电位阱66的沟道电位的梯度，信息电荷8从HS5下的存储区域向电位阱66移动。
在虚拟部40e中，如上所述，以将势垒电位差BE设定得小的程度，施加了断开电压的传输电极下的存储区域与施加了接通电压的传输电极下的势垒区域的沟道电位差ΔE变得比较大。由此，在上述的信息电荷12向电位阱64的移动和信息电荷8向电位阱66的移动中，无论虚拟部40e中的信息电荷的传输长度比主体部40m中的传输长度长，都可确保边缘电场，可实现虚拟部40e中的良好的传输效率。另外，在主体部40m中，通过将势垒电位差BM设定得大，可使施加了断开电压的传输电极下的存储区域与施加了接通电压的传输电极下的势垒区域的沟道电位差ΔM比虚拟部40e中的ΔE小，但由于传输长度也比虚拟部40e小，因此可确保传输效率。这样，在高速的水平传输动作中，不仅是主体部40m，即使在虚拟部40e中，也可确保传输效率，由此抑制因信息电荷的传输的剩余引起的混色。
以上，作为从蓄积部40s向水平传输部40h读出的行，以R、G的信息电荷交替排列的行为例，利用图3、图4对动作进行了说明，但对于G、B的信息电荷交替排列的行也基本相同。
另外，在本实施方式中，如上所述，表示了虚拟部40e的初段的势垒区域的P型杂质浓度(势垒浓度)与主体部40m相同的结构例。这样，对势垒浓度设置差的边界不需要与主体部40m和虚拟部40e的边界准确一致。例如，在虚拟部40e的靠近主体部40m处配置多段与主体部40m相同沟道宽度的传输段的结构中，根据在本发明要解决的课题一栏中说明的理由，应该对主体部40m设置势垒浓度差的实际的虚拟部是沟道宽度比主体部40m窄的传输段。即，在该情况下，虚拟部40e中的与主体部40m相同沟道宽度的传输段形成为与主体部40m公共的势垒浓度，设置势垒浓度差的边界可设定在沟道宽度开始向FD变窄的虚拟部40e的中途的位置。另一方面，在对摄像部40i设置光学黑体(optical black)区域的情况等之下，主体部40m的输出端侧的传输段的电位阱实质上不从蓄积部40s传输信息电荷，有时在水平相加动作中会保持为空。在这样的情况下，可采用不提高虚拟部40e的初段的势垒电位差的结构。
势垒电位差BM和BE是考虑传输时钟的振幅或蓄积电荷量而确定，具体而言，为了避免信息电荷水平传输时的传输不良，势垒电位差设定得比传输时钟的接通电压施加时和断开电压施加时的存储区域的沟道电位的变动幅度小。另外，虚拟部40e的势垒电位差BE被确定为存储区域的电荷蓄积能力例如在进行水平方向的相加合成而得到的信息电荷量以上。
另外，在本实施方式中，为了对从蓄积部40s通过分配部40t向水平传输部40h传输的信息电荷进行水平方向三个像素的信息电荷的相加动作，而利用6相的传输时钟来驱动水平移位寄存器。但是，传输时钟的数量并不限定于6相，可根据相加的信息电荷的像素数，适当变更所使用的传输时钟的数量。
权利要求
1.一种固体摄像元件，其中包括多个垂直CCD移位寄存器，沿行方向排列，将根据入射光而生成的信息电荷沿列方向传输；水平CCD移位寄存器，由沿行方向排列的多个要素区域形成电荷传输区域，相邻的所述要素区域彼此可通过传输时钟而相互独立地控制沟道电位，将从所述垂直CCD移位寄存器输出的所述信息电荷沿行方向传输；和输出部，将从所述水平CCD移位寄存器输出的所述信息电荷变换为电压信号，所述各要素区域具有存储区域，位于电荷传输的下游侧；和势垒区域，位于电荷传输的上游侧，沟道电位比所述存储区域浅，所述水平CCD移位寄存器具有主体部，包括与所述多个垂直CCD移位寄存器的输出端连接的位组；和延长部，将从所述主体部输出的所述信息电荷传输到所述输出部，所述势垒区域的沟道电位在所述主体部和所述延长部不同。
2.根据权利要求1所述的固体摄像元件，其特征在于，所述水平CCD移位寄存器的所述主体部和所述延长部相互由公共的所述传输时钟驱动。
3.根据权利要求1或2所述的固体摄像元件，其特征在于，所述要素区域在所述主体部以与所述垂直CCD移位寄存器的行方向的间隔相对应的间距沿行方向排列，在所述延长部以比所述主体部大的间距沿行方向排列。
4.根据权利要求1～3的任一项所述的固体摄像元件，其特征在于，所述主体部中的所述存储区域和所述势垒区域的沟道电位差设定得比所述延长部中的该沟道电位差大。
5.根据权利要求1～4的任一项所述的固体摄像元件，其特征在于，所述水平CCD移位寄存器具有埋入沟道结构，该结构在所述主体部和所述延长部中公共形成表面层和基板层，所述表面层包括位于所述电荷传输区域的半导体基板表面的第一导电型杂质，所述基板层包括位于所述表面层下的第二导电型杂质，所述势垒区域的所述表面层还被导入由第二导电型杂质构成的势垒杂质，所述主体部中的所述势垒杂质的浓度设定得比所述延长部中的该浓度高。
全文摘要
CCD图像传感器的水平CCD移位寄存器中，在将水平方向的多个像素的信息电荷相加的动作或高速的水平传输动作中，沿水平方向位于相邻位置并与不同颜色对应的信息电荷混合而发生混色。一种固体摄像元件，将形成构成水平CCD移位寄存器的各传输段的存储区域和势垒区域中沟道电位浅的势垒区域用的杂质的浓度，按照在与垂直CCD移位寄存器的输出端连接的传输段所构成的主体部、和连接主体部与输出部之间且宽度向输出部依次变窄而形成的虚拟部来个别地确定，并分别设定势垒电位。在主体部中将势垒电位设定得高，来抑制相加动作时信息电荷向相邻阱溢出。在传输长度设定得长的虚拟部，抑制势垒电位，增大边缘电场，确保高速水平传输时的传输效率。
文档编号H04N5/372GK101064790SQ20071009677
公开日2007年10月31日 申请日期2007年4月12日 优先权日2006年4月26日
发明者大鹤雄三, 逸见一隆, 伊泽慎一郎, 黑田晃弘 申请人:三洋电机株式会社