专利名称：时分同步码分多址直放站系统的包络检波同步模块的制作方法
时分同步码分多址直放站系统的包络检波同步模块方法
技术领域：
本发明涉及移动通信领域，特别是指 一 种应用于时分同步码分多址
(TD-SCDMA )直放站系统的包络检波同步模块。背景技术：
随着我国移动通信事业的迅猛发展，目前的第2代或2.5代移动通信系 统在容量和业务能力方面均不能满足社会的巨大需求，因此第2代或2.5代 移动通信系统必将被第三代(3G)移动通信系统所取代。
作为3G三大通信标准之一的TD-SCDMA(Time Division Synchronous Code Division Multiple Access时分同步码分多址，简称TD-SCDMA)通信标 准是由中国提出并于2000年5月正式成为第三代移动通信国际标准。遵循 TD-SCDMA标准开发的系统主要有频谱利用率高、设备成本低等优势。
在应用TD-SCDMA系统进行组网时，与第2代或第2.5代通信系统相 比较，因为其工作频率更高，信号的空间传播及馈线传输损耗也将更大，所 以，为了解决地下商场、地铁、隧道、高速公路、海岛等各种复杂地形的信 号盲区和弱区的网络覆盖，直力文站在第三代移动通信覆盖系统中仍将起到重 要的作用。
TD-SCDMA系统的上、下行是通过时分复用的方式工作，且根据不同 的业务需要，可以灵活的改变时隙切换点，以满足上、下行非对称业务的需 求。这对TD-SCDMA直放站系统的上、下行同步提出了很高的要求。
传统的检波同步方法是通过射频检波电路得到TD-SCDMA包络信号， 接下来一般采用两种方法 一种是将射频检波电路得到的包络信号进行A/D 高速转换再通过相应的数字信号运算处理来找到TD-SCDMA帧同步信息。 该方法由于需要进行高速A/D转换，对器件的转换速度要求较高，且当输入 的信号信噪比很低，如输入C/^7dB CW信号干扰的TD-SCDMA信号时， 对A/D转换的精度要求很高，所以釆用此种实现方法的成本相对较高，且算
4法相对复杂。另 一种是将射频检波电路得到的包络信号接入高速比较器得到
反映TD-SCDMA帧格式的数字方波信号。该方法的关键点是比较器门限的 设置，传统的方法是通过电位器分压调整设定一个合适的比较门限，但由于 TD-SCDMA信号峰均比高达12dB，而且输入的功率是动态变化的，所以设 置一个固定的比较门限只能保证在输入TD-SCDMA信号功率变化不大时才 能输出正确的TD-SCDMA帧格式信号，而当输入信号功率变化范围较大或 输入信噪比低时，都将输出错误的方波信号，从而导致直放站设备不能同 步，虽然采用该实现方法的成本相对较低，后续的数字信号处理算法也较易 实现，但存在同步的输入功率动态范围小，抗干扰能力差等缺陷。
发明内容
本发明所要解决的技术问题在于针对传统检波同步方法存在的缺陷，提 供一种应用于TD-SCDMA直放站系统的包络检波同步方法以及模块。在保 持成本较低的前提下确保TD-SCDMA直放站系统与基站系统的完全同步， 以完成对TD-SCDMA信号的无缝放大和转发功能。
本发明是通过以下技术方案解决上述技术问题的 一种时分同步码分多 址直放站系统的包络检波同步模块，包括依次连接的包络信息提取与整形电 路以及数字信号处理与同步控制单元，其中包络信息提取与整形电路与时分 同步码分多址直放站系统的射频检波电路连接，数字信号处理与同步控制单 元连接到时分同步码分多址直放站系统的上下行链路，所述包络信息提取与 整形电路包括采样保持电路和高速比较器电路，所述采样保持电路接收射频 检波电路输出的信号，处理后输送给所述高速比较器电if各，
所述数字信号处理与同步控制单元包括依次连接的特征值运算单元、帧 同步头捕捉与产生单元、本地帧同步头产生及才吏正单元、同步控制信号产生 单元以及微处理器单元，所述特征值运算单元将前级高速比较器电路输出的 数字信号进行特征值运算后输出至帧同步头捕捉与产生单元，
所述微处理器单元与监控系统进行通讯。
该发明可进一步具体为
所述采样保持电路将射频检波电路输出的模拟电压包络信号经过采样保持处理，当采样保持电路内的数字信奇处理单元捕捉到同步头时，产生一 个同步控制信号使采样保持电路在下行时隙处于采样状态，在上行时隙处于
保持状态；
所述高速比较器电路将采样保持电路输出信号接入一个高速比较器，使
其转换成TTL数字信号，该处理过程的核心是实现高速比较器的比较门限的
自适应调整，具体是将采样保持电路输出的包络信号经过一个积分电路，并 调节积分电路的充放电周期，使其输出信号的交流电压分量很小，即得到包 络信号的平均值，并将此平均值作为高速比较器电路的比较门限。
所述特征值运算单元将前级高速比较器电路输出的数字信号进行特征.
值运算，找出每个5ms子帧的下行导频时隙所在的时刻，并在该时刻产生一 个标记信号，将此标记信号输出至帧同步头捕捉与产生单元；
帧同步头捕捉与产生单元将经过特征值运算单元产生的标记信号进行 判断处理，当相邻产生的3个标记信号的时间间隔都为5ms时，可以判定所 产生的标记信号有效，并由此标记信号产生帧同步头信号，并输出至本地帧 同步头产生及^f交正单元；否则，前级产生的标记信号无效，不产生帧同步头 信号；
本地帧同步头产生及校正单元先通过内部计数器定时产生一个标准的 5ms周期帧同步头信号，当前级经过特征值运算捕捉到TD-SCDMA帧同步 头时，即对本地帧同步头产生及校正单元的计数器进行清零操作，并以此时 刻作为本地帧同步头的起始时刻重新输出，以实现校正本地帧同步头的目 的，使得本地帧同步头信号与接收到的TD-SCDMA帧格式信号保持完全同 步，然后将经过校正的帧同步头信号输出至同步控制信号产生单元；
同步控制信号产生单元是以前级输出的帧同步头信号为基准，并结合微 处理器单元提供的第二时隙切换点信息，产生并输出直放站系统的各个模块 单元所需的同步控制信号；
微处理器单元与监控系统进行通讯，将第二时隙切换点信息输送至同步 控制信号产生单元；同时，帧同步头捕捉与产生单元将同步头的捕捉情况输 送给微处理器单元，并以此判断包络检波同步模块是否处于失步状态，并将
6此信息上报至监控系统。
所述特征值运算单元、帧同步头捕捉与产生单元、本地帧同步头产生及 校正单元、同步控制信号产生单元通过可进行高速信号处理的复杂可编程逻 辑器件或现场可编程门阵列芯片实现。
所述微处理器单元通过485总线与监控系统进行通讯。
本发明时分同步码分多址直放站系统的包络4企波同步模块的优点在于
与现有的检波同步技术相比，本发明实现了高速比较器门限自适应调整，大
大提高了同步的输入功率动态范围；在数字信号处理与同步控制单元中采用
了校正方案，进一步提高了同步稳定性。
经过实际测试验证，其不加CW干扰信号能够同步的动态输入功率范围
高达S0dB。加C/I^dBCW干扰信号，熊够同步的动态输入功率范围高达
40dB。
下面参照附图结合实施例对本发明作进一步的描述。 图1为本发明时分同步码分多址直放站系统的包络检波同步模块组成图； 图2为本发明时分同步码分多址直放站系统的包络检波同步模块原理框
图3为本发明应用于TD-SCDMA干线放大器的原理框图4-a和图4-b为本发明应用于TD-SCDMA光纤直放站的原理框图。'
具体实施方式
请参阅图1所示，本发明时分同步码分多址直放站系统的包络检波同步 模块1包含包络信息提取与整形电路10，以及数字信号处理与同步控制单元 20两部分。
请参阅图2所示，该包络信息提取与整形电路10主要包括采样保持电 路12和高速比较器电路14。
釆样保持电路12是将射频检波电路3输出的模拟电压包络信号经过釆 样保持处理。当采样保持电路12内的数字信号处理单元捕捉到同步头时，
7产生一个同步控制信号使采样保持电路12在下行时隙处于采样状态，在上 行时隙处于保持状态，以消除上行信号的干扰，以此提高同步的抗干扰能力 和同步稳定性。
高速比较器电路14将采样保持电路12输出信号接入一个高速比较器电
路，使其转换成TTL数字信号。
该处理过程的核心是实现高速比较器比较门限的自适应调整，具体是将 采样保持电路12输出的包络信号经过一个积分电路，并调节该积分电路的 充放电周期，使其输出信号的交流电压分量很小，即得到包络信号的平均值， 并将此平均值作为高速比较器电路14的比较门限，从而确保当输入 TD-SCDMA信号功率变化范围较大或输入信噪比低时，比较门限电平都能 够自动精确地调整，最终输出正确的数字信号。
数字信号处理与同步控制单元20包括特征值运算单元22、帧同步头捕 捉与产生单元24、本地帧同步头产生及校正单元26、同步控制信号产生单 元27以及MCU (微处理器)单元28。
特征值运算单元22是将前级高速比较器电路14输出的数字信号进行特 征值运算，找出每个5ms子帧的下行导频时隙所在的时刻，并在该时刻产生 一个标记信号，将此标记信号输出至帧同步头捕捉与产生单元24。
帧同步头捕捉与产生单元24是将经过特征值运算单元22产生的标记信 号进行判断处理，当相邻产生的3个标记信号的时间间隔都为5ms时，可以 判定所产生的标记信号有效，并由此标记信号产生帧同步头信号，并输出至 本地帧同步头产生及4交正单元26;否则，前级产生的标记信号无效，不产生 帧同步头信号。
本地帧同步头产生及校正单元26先通过内部计数器定时产生一个标准 的5ms周期帧同步头信号，当前级经过特征值运算捕捉到TD-SCDMA帧同 步头时，即对本地帧同步头产生及校正单元26的计数器进行清零操作，并 以此时刻作为本地帧同步头的起始时刻重新输出，以实现校正本地帧同步头 的目的，使得本地帧同步头信号与接收到的TD-SCDMA帧格式信号保持完 全同步，然后将经过校正的帧同步头信号输出至同步控制信号产生单元27。
8同步控制信号产生单元27主要是以前级输出的帧同步头信号为基准，
并结合MCU单元28提供的第二时隙切换点信息，产生并输出直放站系统的
各个模块单元所需的同步控制信号。
MCU单元28通过485总线与监控系统4进行通讯，可将第二时隙切换 点信息输送至同步控制信号产生单元27;同时，帧同步头捕捉与产生单元 24将同步头的捕捉情况输送给MCU单元28,并以此判断包络检波同步模块 1是否处于失步状态，并将此信息上报至监控系统4。
上述特征值运算单元22、帧同步头捕捉与产生单元24、本地帧同步头 产生及校正单元26、同步控制信号产生单元27通过可进行高速信号处理的 CPLD (复杂可编程逻辑器件)或FPGA (现场可编程门阵列)芯片实现。
本地帧同步头产生及校正单元26中采用校正方案主要是克服当出现突 发干扰时未能捕捉到TD-SCDMA信号的帧同步头，本地帧同步头产生及校 正单元26仍能按照上次校正过的帧同步头信号周期性的输出，以保证使用 本发明包络检波同步模块1的时分同步码分多址直放站系统仍能与基站同 步，这样大大提高了设备的抗干扰能力和稳定性能。
图3为本发明应用于TD-SCDMA干线放大器5的原理框图。.所述干线 放大器5包括射频模块52、包络检波同步模块1、腔体滤波器54及监控系 统4组成。
射频模块52主要包括定向耦合电路522、射频4企波电路3、 RF(射频) 开关526、上行放大电路、下行放大电路、环行器528。
定向耦合电路522能够方向性的耦合下行信号，而尽可能小的耦合上行 信号。根据实际验证结果，上行信号的干扰对后续的特征值检波的稳定性有 较大影响，该定向耦合电路522主要是为了降低上行干扰。
射频检波电路3完成对定向耦合电路522输出的TD-SCDMA射频信号 进行检波并转换为模拟电压包络信号至包络检波同步模块1。
上行放大电路包含依次连接的低噪放单元532、上行数控衰减器534、 上行ASLC (自动时隙电平控制)单元536、及中级^L大单元538,主要实 现对用户终端信号的低噪声放大功能，其中上行数控衰减器534及上行ASLC单元536分别实现对上行链路的增益调节和上行各时隙功率电平的自 动控制。
下行放大电路包含依次连接的下行数控衰减器542、下行ASLC (自动 时隙电平控制)单元544、驱动放大单元546,及功放单元548，主要实现对 基站信号的功率放大，其中下行数控衰减器542及下行ASLC单元544分别 实现对下行链路的增益调节和下行各时隙功率电平的自动控制。
包络检波同步模块1通过检测射频检波电路3提供的包络信号获得 TD-SCDMA帧同步头，实现对射频模块52的RF开关526、低噪放单元532、 上行中级放大单元538、下行驱动放大单元546、功》文单元548的切换控制， 和上、下行ASLC单元536、 544的时序控制，以完成对TD-SCDMA信号的 无缝放大和转发功能；另外，包络检波同步模块l还需与监控系统通讯完成 各项参数的控制及查询功能。
环行器528能够在下行工作时，定向的将下行功放单元548输出的信号 输送给腔体滤波器54,然后经天线发射至覆盖端；在上行工作时，定向的将 天线接收到的用户终端信号经腔体滤波器54滤波后输送给上行低噪放单元 532,提高了上、下行链路的隔离度。
腔体滤波器54实现对TD-SCDMA带外无用信号的滤〉先防止和其它制 式通讯系统间的相互干^L，以确保良好的网绍^隻盖效果。
监控系统4完成各种参数查询、控制及故障管理等功能，并可以远程传 输设备状态信息给监控中心，且监控中心可以实现对设备各项参数的控制设 置。
图4-a和图4-b为本发明应用于TD-SCDMA光纤直放站的原理框图。其 中，图4-a为TD-SCDMA光纤直放站近端机应用原理框图，图4-b为 TD-SCDMA光纤直放站远端机应用原理框图。
在图4-a的近端机中，基站信号通过定向耦合电路将一路耦合信号输入 给射频检波电路中得到反映TD-SCDMA帧格式信息的模拟包络信号，该信 号再输入给包络检波同步模块1,经过高速数字信号处理后，输^同步控制 信号给RF开关、上下行链路的放大单元，进行上下行同步切换控制。当TD-SCDMA基站工作在下行时，RF开关切换至下行链路，同时开启下行放大单元，关闭上行放大单元。基站信号经过定向耦合电路522，经RF开关进入下行链路，经过数控衰减器后进入驱动放大单元放大后，再输入光收发器，将RF信号转换为光信号发射到光纤站远端机。同理，当上行工作时，RF开关切换至上行链路，同时开启上行放大单元，关闭下行;故大单元。光收发器将由远端机传输过来的上行光信号转换为RF信号，经上行链路放大，RF开关、定向耦合电路到基站端输出。
另外，近端监控系统完成近端机的各种参数查询、控制及故障管理等功能；并完成对远端机的收发通讯控制；还可以远程传输设备状态信息给监控中心，且监控中心可以实现对设备各项参数的控制设置。
在图4-b的远端机中，光收发器将接收到的光信号转换为RF下行信号输入到下行链路，将上行链路的RF信号转换为光信号发送到近端机。
在下行链路通过耦合器将一路耦合信号输入给射频检波电路，再到包络检波同步模块1后输出同步控制信号，实现远端机对上下行信号的同步收发
离、腔体滤波器滤波，由天线发射到覆盖端。上行^4路完成对用户终端信号经过腔体滤波器滤波、环行器隔离，再进行低噪声放大后，经光收发器转换由光纤传输到近端机。
远端监控系统完成远端机的各种参数查询、控制及故障管理等功能，并经过光收发器转换由光纤传输实现与近端监控系统的收发通讯。
虽然以上描述了本发明的具体实施矛式，但是熟悉本技术领域的技术人员应当理解，我们所描述的具体的实施例只是说明性的，而不是用于对本发明的范围的限定，熟悉本领域的技术人员在依照本发明的精神所作的等效的修饰以及变化，都应当涵盖在本发明的权利要求所保护的范围内。
权利要求
1. 一种时分同步码分多址直放站系统的包络检波同步模块，包括依次连接的包络信息提取与整形电路以及数字信号处理与同步控制单元，其中包络信息提取与整形电路与时分同步码分多址直放站系统的射频检波电路连接，数字信号处理与同步控制单元连接到时分同步码分多址直放站系统的上下行链路，其特征在于所述包络信息提取与整形电路包括采样保持电路和高速比较器电路，所述采样保持电路接收射频检波电路输出的信号，处理后输送给所述高速比较器电路，所述数字信号处理与同步控制单元包括依次连接的特征值运算单元、帧同步头捕捉与产生单元、本地帧同步头产生及校正单元、同步控制信号产生单元以及微处理器单元，所述特征值运算单元将前级高速比较器电路输出的数字信号进行特征值运算后输出至帧同步头捕捉与产生单元，所述微处理器单元与监控系统进行通讯。
2. 如权利要求1所述的时分同步码分多址直放站系统的包绛检波同步模块，其特征在于所述采样保持电路将射频检波电路输出的模拟电压包络信号经过采样保持处理，当采样保持电路内的数字信号处理单元捕捉到同步头时，产生一个同步控制信号使采样保持电路在下行时隙处于采样状态，在上行时隙处于保持状态；所述高速比较器电路将采样保持电路输出信号接入一个高速比较器，使其转换成TTL数字信号，该处理过程的核心是实现高速比较器的比较门限的自适应调整，具体是将采样保持电路输出的包络信号经过一个积分电路，并调节积分电路的充放电周期，使其输出信号的交流电压分量很小，即得到包络信号的平均值，并将此平均值作为高速比较器电路的比较门限。
3. 如权利要求1所述的时分同步码分多址直放站系统的包络检波同步模块，其特征在于所述特征值运算单元将前级高速比较器电路输出的数字信号进行特征值运算，找出每个5ms子帧的下行导频时隙所在的时刻，并在该时刻产生一个标记信号，将此标记信号输出至帧同步头捕冲足与产生单元；帧同步头捕^^与产生单元将经过特征值运算单元产生的标记信号进行判断处理，当相邻产生的3个标记信号的时间间隔都为5ms时，可以判定所产生的标记信号有效，并由此标记信号产生帧同步头信号，并输出至本地帧同步头产生及校正单元；否则，前级产生的标记信号无效，不产生帧同步头信， 本地帧同步头产生及校正单元先通过内部计数器定时产生一个标准的5ms周期帧同步头信号，当前级经过特征值运算捕"l足到TD-SCDMA帧同步头时，即对本地帧同步头产生及校正单元的计数器进行清零操作，并以此时刻作为本地帧同步头的起始时刻重新输出，以实现校正本地帧同步头的目的，使得本地帧同步头信号与接收到的TD-SCDMA帧格式信号保持完全同步，然后将经过校正的帧同步头信号输出至同步控制信号产生单元；同步控制信号产生单元是以前级输出的帧同步头信号为基准，并结合微处理器单元提供的第二时隙切换点信息，产生并输出直放站系统的各个模块单元所需的同步控制信号；微处理器单元与监控系统进行通讯，将第二时隙切换点信息输送至同步控制信号产生单元；同时，帧同步头捕捉与产生单元将同步头的捕捉情况输送给微处理器单元，并以此判断包络检波同步模块是否处于失步状态，'并将此信息上报至监控系统。
4. 如权利要求1所述的时分同步码分多址直放站系统的包络检波同步模块，其特征在于所述特征值运算单元、帧同步头捕捉与产生单元、本地帧同步头产生及校正单元、同步控制信号产生单元通过可进行高速信号处理的复杂可编程逻辑器件或现场可编程门阵列芯片实现。
5. 如权利要求1所述的时分同步码分多址直放站系统的包络检波同步模块，其特征在于所述微处理器单元通过485总线与监控系统进行通讯。
全文摘要
一种时分同步码分多址直放站系统的包络检波同步模块，包括依次连接的包络信息提取与整形电路及数字信号处理与同步控制单元，包络信息提取与整形电路与直放站系统的射频检波电路连接，数字信号处理与同步控制单元连接到直放站系统的上下行链路，包络信息提取与整形电路包括采样保持电路和高速比较器电路，数字信号处理与同步控制单元包括依次连接的特征值运算单元、帧同步头捕捉与产生单元、本地帧同步头产生及校正单元、同步控制信号产生单元以及微处理器单元，微处理器单元与监控系统通讯。本发明的优点在于实现了比较器门限自适应调整，大大提高了同步的输入功率动态范围；在数字信号处理与同步控制单元中采用了校正方案，进一步提高了同步稳定性。
文档编号H04B7/216GK101483471SQ20081007045
公开日2009年7月15日 申请日期2008年1月11日 优先权日2008年1月11日
发明者王全华 申请人:福建三元达通讯股份有限公司